证券之星消息，近期华大九天（301269）发布2026年半年度财务报告，报告中的管理层讨论与分析如下：
发展回顾：
一、报告期内公司从事的主要业务
（一）报告期内公司所处行业情况
公司需遵守《深圳证券交易所上市公司自律监管指引第3号——行业信息披露》中的“软件与信息技术服务业”的披露要求
集成电路是国家的支柱性产业，在引领新一轮科技革命和产业变革中起到关键作用，也是加速数字经济赋能升级、支撑新基建高质量发展的战略性、基础性和先导性产业。集成电路产业包括EDA工具、芯片设计、晶圆制造、封装测试、设备与零部件制造和材料供应等各个环节，这些环节相互依存，形成了完整的集成电路产业链。其中，EDA工具与设备、材料并称为集成电路产业的三大战略基础支柱。EDA工具保证了集成电路设计、制造与封装等各环节、各阶段的准确性，降低了设计成本、缩短了设计周期、提高了设计效率，是集成电路产业产能性能的源头，EDA工具的发展加速了集成电路产业的技术革新。公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。
EDA行业市场集中度较高，全球EDA行业主要由楷登电子、新思科技和西门子EDA垄断，上述三家公司属于具有显著领先优势的第一梯队。华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领先优势，位列全球EDA行业的第二梯队。第三梯队的企业主要聚焦于某些特定领域或用途的点工具，整体规模和产品完整度与前两大梯队的企业存在明显的差距。
对于国内EDA市场，目前仍由上述国际EDA三巨头占据主导地位，国内EDA供应商目前所占市场份额较小。华大九天通过十余年发展及创新，不断丰富和完善模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具系统、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等解决方案，并持续获得市场突破。
在当前集成电路产业快速发展的大背景下，EDA行业主要呈现如下趋势：
1、全球EDA行业已全面进入AI赋能阶段，AI正在加速与EDA技术融合
一方面，AI深度渗透单点工具，突破传统算法瓶颈，在仿真、验证、布局布线等核心环节，通过AI模型以更低计算成本实现更优参数预测与更快收敛速度，显著提升工具精度与效率。
另一方面，AI智能体重构芯片设计的任务调度，实现超越人工的全局协同。AI智能体能自动理解设计目标，把大任务拆成小步骤，灵活调度各类EDA工具并行运作，在多种方案中快速试错、全局寻优，做到人力无法企及的广度和速度。
2、后摩尔时代新工艺新设计方法、地缘因素等推进EDA工具革新
1)摩尔定律放缓推动行业性能提升重心从制程微缩转向设计方法创新，3DIC/先进封装成为EDA又一增量赛道。面向Die互连、热-功耗-时序强耦合、跨Die信号完整性等核心难题，亟需EDA工具链实现跨Die、跨工艺协同设计与优化；
2)在当前国际形势下，我国先进光刻机获取受限，先进工艺制造需借助多重曝光等方式实现。这一变化使传统EDA工具难以胜任其“设计-制造”协同需求，国产EDA工具亟需革新以支撑国内晶圆厂先进工艺的落地；
3)韬定律重构设计方法学，EDA是落地的关键。传统摩尔定律的几何缩微路径已逼近物理极限，韬定律提出以“时间缩微”替代“几何缩微”。EDA作为设计方法学的载体，亟需构建适配韬定律的完整工具链，实现系统性能、功耗、面积、可靠性最优。
3、国内自主可控进程持续深化，全流程工具链加速成型
以华大九天为代表的国内EDA企业正在加速完成全流程、体系化、生态化自主可控。
1)特色赛道实现全面自主可控：在模拟、存储、射频、面板四大领域，国内EDA已形成完备的成熟制程工具链，可全面支撑14nm及以下制程芯片研发；
2)数字EDA加速完成全流程布局：持续补足前端设计工具、完善后端全流程解决方案，全力推进数字EDA全流程工具国产化；
3)持续深化工艺生态协同：联动本土制造、封测企业，共建PDK工艺库与“设计-制造”协同体系；同步自研核心IP，以“工具+IP”配套整合破解生态短板，提升客户粘性，构筑差异化壁垒。
（二）报告期内公司从事的主要业务
公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。EDA是ElectronicDesignAutomation的简称，即电子设计自动化。运用EDA技术形成的工具称为EDA工具。打开芯片的封装外壳，在高倍显微镜下对其表面进行观察，将会看到无数规则摆放的器件和连线，这就是芯片的版图。设计和制造这个版图的各个环节都需要用到相应的EDA工具。EDA工具是集成电路设计、制造、封装、测试等工作的必备工具，是贯穿整个集成电路产业链的战略基础支柱之一。随着集成电路产业的快速发展，设计规模、复杂度、工艺先进性等不断提升，EDA工具的作用更加突出，已成为提高集成电路设计效率、加速产业技术进步与革新的关键因素。
报告期内，公司获得的称号及奖项如下：
1、获得多家客户“全球金牌供应商”、“战略核心EDA合作伙伴”等称号；
2、特征化提取工具获得中国电子信息博览会组委会颁发的“第十四届中国电子信息博览会创新奖”；
3、物理验证工具获得2025年度中国电子信息产业集团有限公司单项冠军产品。
经过多年的持续研发和技术积累，截至2026年6月30日，公司已获得授权专利411项和已登记软件著作权208项。报告期内，公司EDA领域研发投入金额为41,129.50万元，主要用于集成电路设计及制造领域的EDA工具研发。
截至本报告期末，公司拥有员工1,527人，其中研发技术人员1,128人，占公司员工总数的74%。研发团队中硕士研究生及以上学历819人，占研发人员总数的73%。截至本报告期末，公司核心技术人员未有离职情况。
（三）报告期内公司产品及服务重大进展
1、公司产品进展及生态建设情况
公司凭借硬核创新突破关键技术壁垒，在数字芯片设计EDA系统、模拟设计EDA系统、存储芯片设计EDA系统、先进封装EDA系统及3DIC设计EDA系统等领域持续取得重大突破，相关产品已成功导入国内龙头芯片设计和制造企业的核心设计流程，有力支撑了客户的产品开发和大规模量产。
同时，公司围绕AI、3DIC/韬、生态建设三大战略增长极协同布局，强力支撑国产先进工艺设计，引领国产EDA创新方向，正成为全球EDA行业不可忽视的中国力量。
1）AI赋能EDA工具创新
在芯片设计复杂度持续攀升的背景下，AI技术正全面融入EDA工具链。公司依托AI图像处理、大语言模型、智能体等多元技术路径，打造了覆盖工艺诊断、智能编程、物理验证、全自动设计及异形面板自动生成等场景的AI赋能工具矩阵，推动芯片设计流程从手工操作向自动化、智能化演进，为EDA全链路效率跃迁提供了系统性支撑。
2）韬定律引领华大九天全面构筑自主EDA竞争力在面向韬定律的复杂设计方面，华为提出以“时间缩微”替代“几何缩微”、以“设计复杂度”置换“制造复杂度”的全新路线，EDA正是韬定律落地的关键。华大九天正在开发基于韬系统架构的新一代EDA产品，并创新性的提出了四大EDA解决方案。
3）深耕产业生态以构建自主可控的EDA全链条协同体系在生态建设方面，公司联合产业联盟及合作伙伴，共同推进国产数据底座和标准体系的建设，逐步摆脱了对国外关键技术的依赖，实现了数据底座的自主可控。同时，公司与国内晶圆代工厂深度合作，开发的PDK套件覆盖国内晶圆代工厂70%以上的工艺节点，与公司全流程EDA产品互相配合形成闭环解决方案，推动国产EDA工具的大规模应用。公司的技术底座与生态协同有效推动国产化先进工艺的持续迭代与自主突破，不仅全面提升产品适配与工程化能力，更以核心工具链牵引产业链自主升级，构建起从设计工具、先进工艺到场景应用的健全生态，成为我国先进工艺自主发展不可或缺的关键力量。
报告期内，公司携手海光完成DCU深度适配，打造国产EDA软硬件融合标杆。公司与海光携手深化生态合作，基于异构平台开发的单元库特征化提取工具LiberalGT和仿真工具ALPSGT顺利完成了与海光DCU的深度适配。双方通过全链路系统底层对齐与调优，实现了软硬件的高度契合，充分释放了国产旗舰DCU的并行算力优势。在K库仿真中，该组合展现出卓越的仿真效率，处于国内领先水平。此次合作标志着国产EDA与国产算力硬件的深度融合迈上新台阶，为共建国产化替代生态圈、打造自主可控的芯片设计工具链与算力底座树立了行业标杆。
2、公司产品技术认证情况
公司多款EDA工具获得晶圆制造商认证。电路仿真工具ALPS获得8nm/5nm/4nm认证、晶体管级电源完整性分析工具Patron获得14nm认证、物理验证工具ArgusDRC/LVS获得28nm认证。
原理图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具Argus、寄生参数提取工具RCExplorer、功率器件可靠性分析工具Polas、晶体管级电源完整性分析工具Patron、单元库/IP质量验证工具Qualib和高精度时序仿真分析工具ICExplorer-XTime等八款工具获得ISO26262TCL3和IEC61508T2国际标准认证，能够支持汽车安全完整性标准最高ASILD级别的芯片设计。
3、公司技术服务情况
除了在EDA工具领域持续发力外，公司工程技术服务也发展迅速，与EDA软件产品相互配合给客户带来更加丰富、高效的解决方案。服务内容包括测试芯片设计、器件及IP测试分析、SPICE模型提取、PDK开发、基础IP核开发以及相关设计服务等。目前公司已成为国内领先的晶圆制造工程服务供应商和基础IP供应商。
（四）主要产品及服务
公司产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具系统、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。其中，全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统和平板显示电路设计全流程EDA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。公司产品和服务主要应用于集成电路设计、制造及封装领域。
1、公司EDA工具软件产品情况
1.1全定制设计平台EDA工具系统
全定制设计是一种所有器件和互连版图都以人工设计为主的设计方法，模拟电路设计、存储电路设计、射频电路设计和平板显示电路设计等均采用此设计方法。所以，公司当前的全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、平板显示电路设计全流程EDA工具系统。
另外，随着集成电路规模的逐渐扩大，全定制设计的自动化、智能化和集成化需求日益迫切。公司基于统一数据库开发了全定制设计平台生态系统PyAether，提供了1.2万个接口函数，使用户可实现自动化设计、自定义功能开发、工作流程优化、与第三方工具集成等。在AI技术的加持下，公司开发的PyAether智能体AetherCoder，包含智能化API检索与Code生成两大模块，为PyAether开发者提供智能化的技术支撑，夯实AI赋能EDA工具链与IC设计产业落地的核心根基。用户无需记住准确的接口函数名称，只需用自然语言描述需求，AetherCoder便能快速找到对应的PyAether接口函数并提供使用说明和手册链接。同时，该工具具备PyAether脚本自动生成能力，用户仅需自然语言描述需求，AetherCoder将自行进行任务拆解，按照步骤调用代码生成智能体，最终输出完整代码。任何人都可以在AetherCoder的帮助下，编写PyAether脚本，在模拟设计流程中体验自动化脚本带来的效率提升。
1.1.1模拟电路设计全流程EDA工具系统
模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。这一过程包括原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。
公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。该EDA工具系统包括原理图编辑工具、版图编辑工具、设计智动化平台、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。该模拟电路设计全流程EDA工具系统具体如下图所示：
公司模拟电路设计全流程EDA工具系统广泛应用于模拟芯片及大规模系统级芯片中模拟电路模块的设计与验证。该系统全面覆盖了电源管理类芯片与信号链芯片的核心研发需求，并深度支撑智能手机处理器、网络芯片等复杂系统级芯片中电源控制、数模转换等关键模拟模块的设计与验证。该系统深度适配国内最先进制程，并满足汽车最高ASILD功能安全等级要求，除广泛覆盖计算机、数据中心、智能家居、消费电子等领域外，更已成功切入车规电子与工业控制等高端市场，全面展现其作为国产模拟芯片设计核心底座的技术实力与场景覆盖能力。
报告期内，公司持续优化全定制智能化设计平台AndesAMS。该平台在原有技术基础上实现了跨越式升级，构建了全新的正向智动化设计流程（CreationFlow）与定制化迁移流程（MigrationFlow），实现了从顶层抽象规划、底层自动布局到自动布线的完整后端流程覆盖。在技术创新层面，AndesAMS深度融合了AI算法与参数化设计理念，将繁琐的手工操作转化为高度自动化的智动化流程。该平台不仅支持模拟及混合信号版图的高效自动布局布线，更具备强大的数字芯片版图精准自动生成能力。针对复杂的工艺迁移与存量复用需求，平台提供了电路与版图一键移植功能，支持跨节点、跨平台的自动化迁移，实现了器件级电学参数的自动化对比与前仿真校验，确保迁移后数据的高度可靠性。AndesAMS作为一站式智能化解决方案，显著降低人工成本与出错风险，将设计效率提升至新高度。
1.1.2存储电路设计全流程EDA工具系统
存储芯片作为电子系统的粮仓、数据的载体，是集成电路中不可或缺的组成部分，在消费电子、智能终端等领域有着广泛的应用。近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起，以及中国在电子制造领域水平的不断进步，国内存储芯片产品的需求量逐年攀升。
存储电路设计流程与模拟电路类似，但具有设计规模大、工艺制程特殊、设计可靠性要求高等特点，公司针对存储电路设计特点提供了国内领先的存储电路全定制设计全流程EDA工具系统，填补了国产存储设计工具的空白。该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案，全面支持SRAM、DRAM、Flash（NOR/NAND）及MRAM等主流存储芯片的设计。
公司存储电路设计全流程EDA工具系统，主要服务于集成电路领域的存储器设计及制造企业，以及系统级芯片设计企业中的存储模块设计团队。针对存储电路设计，该系统支持包括但不限于静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)以及闪速存储器(Flash)、磁随机存取存储器(MRAM)等多种类型的存储芯片设计。在设计存储电路时，需综合考虑数据的读写速度（数据存取的快慢）、功耗（耗电量大小）、可靠性（芯片耐用性）和集成度（芯片能容纳多少功能单元）等关键指标，公司提供的存储电路设计全流程EDA工具系统，提供从电路设计、仿真验证到版图生成的一站式服务，助力设计工程师优化存储电路性能、缩短设计周期、提升良率，从而提升产品的市场竞争力。该系统设计的存储芯片产品，广泛应用于数据中心（如云计算服务器）、移动设备（如智能手机）、消费电子（如智能手表）、汽车电子（如车载导航系统）以及工业控制（如自动化生产线）等多个领域，为这些领域提供高速、高可靠性的存储解决方案。
报告期内，Aether全定制设计平台在存储领域持续深耕，通过底层性能突破与上层生态建设，全面支撑超大规模存储芯片的高效设计与量产落地。
在技术创新与性能优化方面，重点攻克了海量信号处理与超大版图交互的工程难题。针对存储芯片特有的大规模贯穿信号，平台推出全套定制化处理机制，实现了复杂数据的自动化清洗，仿真反标率提升20%；针对数十亿级晶体管超大版图，引入定制化阵列加速与缓存技术，全版图显示提速5倍，关键线路追踪提速6倍，网表输出提速8倍。
在开发生态方面，平台构建的PyAetherPython生态系统使代码量减少40%，开发效率提升2倍。新开发的500余项存储易用性功能，为设计人员提供了更灵活、直观的定制环境，大幅降低了二次开发门槛。
目前，存储电路设计全流程EDA工具系统已通过国内头部存储芯片企业的设计和生产验证，并被大规模应用于存储芯片的量产制造中，成为支撑国产存储产业突围的核心工具力量。
1.1.3射频电路设计全流程EDA工具系统
射频电路作为无线通信系统的“咽喉”，主要负责高频电磁波的发射、接收与信号处理，是连接数字世界与物理空间的关键桥梁。随着5G-A/6G通信、卫星互联网、汽车电子及物联网等新兴领域的爆发式增长，射频芯片已成为支撑现代信息社会不可或缺的核心元器件。
根据制造工艺与材料特性的不同，射频电路主要分为硅基与化合物半导体两大技术路线，二者在成本、性能与应用场景上形成了显著的差异化互补。其中，硅基射频电路凭借成熟的产业链，具备低成本、高集成度及低功耗优势，极易与数字基带电路实现单片集成，是智能手机、Wi-Fi及物联网终端等消费电子市场的主流选择。而以砷化镓、氮化镓等为代表的化合物射频电路，则在高频、高功率及低噪声性能上表现卓越，主要应用于5G毫米波基站、相控阵雷达及卫星通信等对信号质量有严苛要求的高端领域。随着技术演进，其应用场景已迅速拓展至低空经济（如通感一体化基站与飞控芯片）、工业制造（如5G-A毫米波工业专网）以及面向6G的超表面电磁调控等前沿赛道，成为支撑新一代信息技术基础设施的核心力量。
公司射频电路设计全流程EDA工具系统是国内唯一的射频电路设计全流程EDA工具系统，支持硅基与化合物两大技术路线，具体包括射频模型提取工具、射频电路原理图编辑工具、射频电路版图编辑工具、射频电路仿真工具、射频电路物理验证工具等。同时，通过开放标准接口集成了合作伙伴的电磁场仿真工具，实现了射频电路设计全流程的贯通，为用户提供了从电路到版图、从设计到仿真验证的完整解决方案。
公司射频电路设计全流程EDA工具系统主要客户群体为射频集成电路设计企业，包括从事射频芯片和模组设计的企业，主要用于射频芯片与模组的设计和验证。射频集成电路主要用于无线信号的发射与接收，包括功率放大器、低噪声放大器、滤波器、开关、混频器、振荡器、衰减器等不同种类的芯片及多个芯片构成的模组，可广泛应用于智能手机、智能驾驶、5G通信等领域。在技术性能上，针对射频芯片后仿真耗时长（传统需1-2周）的行业痛点，其核心仿真工具ALPSRF创新性地支持GPU架构。通过将海量计算任务迁移至GPU平台，并结合自主研发的高性能矩阵求解算法，实现了10倍以上的算力提速。在GPU加持下，后仿真时长可大幅缩短至8小时以内，极大地提升了射频芯片的设计迭代效率。报告期内，射频电路仿真工具ALPSRF继续演进，重构了并行计算策略、开发了分布式HB解决方案，在顶层后仿等痛点场景获得2倍以上的加速比，进一步巩固了其在高端射频仿真领域的领先地位。
1.1.4平板显示电路设计全流程EDA工具系统
平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。公司在已有模拟电路设计工具的基础上，结合平板显示电路设计的特点，开发了全球领先的平板显示电路设计全流程EDA工具系统。
该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平板显示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平板显示电路设计寄生参数提取工具、平板显示电路设计可靠性分析工具和光学临近效应优化工具等。以上工具被集成在统一的设计平台中，为设计师提供了一套从原理图到版图，从设计到验证的一站式解决方案，为提高平板显示电路设计效率，保证设计质量提供了有力的工具支撑。
公司平板显示电路设计全流程EDA工具系统主要客户群体为平板设计企业和终端企业，主要用于平板显示电路的设计、验证和可靠性分析。平板显示电路设计包括LCD/OLED矩形和异形设计、触摸屏设计等，广泛应用于家用电器、智能家居、消费类电子等领域。目前全流程产品已经在国内九成以上平板企业、前四大终端厂商、海外顶尖平板与终端巨头得到大规模应用。
公司深度融合AI技术，平板显示自动化设计平台AndesFPD创新性开发了全球首款异形OLED面板智能版图设计工具AndesFPDOPanel。该工具不仅支持异形面板版图的自动化生成，将传统4-6周的人工周期缩短至1周以内，还结合极窄边框布局布线和多段电阻补偿技术，显著提升了设计效率与品质。与此同时，公司物理验证伪错过滤工具ArgusFPDTriageAI，通过多模态图像识别与大语言模型报错推理的双重验证机制，实现同类型伪错过滤率超98%，每万条数据处理时长小于30分钟，显著提升了面板版图设计的检图效率。
报告期内，公司平板显示电路设计光学邻近效应优化工具Optimus完成技术迭代与工艺升级，依托自研光学邻近效应修正核心算法，搭建适配高端显示面板制程的版图光学优化体系，有效改善光刻过程中的光学畸变缺陷。独创的FullPanelOPC技术打破传统局部校正的技术瓶颈，实现面板全域一体化光学校正。对比传统面板制程，该技术将面板分辨率提升25%，画面细节表现大幅增强；边框宽度压缩约10%，实现极致窄边视觉效果；线路电阻降低20%，有效减少屏幕功耗损耗，多重性能优化共同塑造高分辨率、零边框、低能耗的高端全面屏制程能力，面板成像均匀度同步优化，整体制造品质实现跨越式提升。目前，Optimus已完成工艺验证，核心指标处于行业领先水平，为后续量产落地筑牢技术根基。
1.2数字电路设计EDA工具系统
数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常分为数字前端和数字后端两部分，主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、时序分析与优化、物理验证和版图集成与分析等环节。
在数字电路设计EDA工具领域，公司加大研发投入，持续推出新产品。公司产品包括特征化提取（K库）工具、单元库/IP核质量验证工具、数字仿真验证工具、逻辑综合工具、逻辑等效性检查工具、大规模数字寄生参数提取工具、静态时序分析签核工具、时序功耗优化工具、高精度时序仿真分析工具、数字SoC电源完整性分析签核工具、版图集成与分析工具和数字芯片物理验证签核工具等。
公司推出的数字仿真验证工具HimaSim、静态时序分析签核工具HimaTime、数字SoC电源完整性分析签核工具HimaEMIR和数字芯片物理验证签核工具ArgusSoC等四款用于数字芯片仿真验证和签核的核心EDA产品，不仅构建了完整的数字芯片验证和签核解决方案，而且丰富了公司数字EDA工具产品线，产品种类已覆盖数字电路设计主要工具的80%。
公司创新性构建的数字签核透视（SignoffInsight）解决方案，通过自主研发的TimingInsight、EMIRInsight和ReliabilityInsight三大核心技术，成功将传统STA/EMIR/PERC等签核验证技术前移至设计迭代阶段，在设计初期即可实现更精准的性能-功耗-面积（PPA）协同优化，避免后期反复修改设计，显著缩短研发周期并提升芯片质量。
在时序特征化提取领域，特征化提取系列工具取得多项突破。单元库特征化提取工具Liberal实现对动态电路等特殊单元的支持；存储器特征化提取工具LiberalMem突破传统K库瓶颈，开发了静态时序路径分析和顶层仿真相结合的优化算法，除了在保证精度的情况下达到路径100%全覆盖外，相较于全电路仿真，性能提升8-10倍，为存储器产品快速推向市场提供了强有力的技术支撑；GPU加速版LiberalGT突破了LVF流程性能瓶颈，较传统CPU方案性能提升10倍，为先进工艺高性能芯片赢得先机；数模混合特征化提取工具LiberalIP的LVF方案已获得国际头部企业采购。
在数字芯片设计形式化验证领域，公司构建了国内唯一覆盖ASIC/SOC设计和FPGA设计的完整形式化验证解决方案。包括：形式化验证工具HimaFormalMC、数字逻辑等价性检查工具HimaFormalEC、算子逻辑验证工具HimaFormalHiLEC和代码质量检查工具HimaFormalLint。HimaFormalMC是一款使用最新形式化验证技术构建的形式化属性验证工具，凭借自主研发的高性能算法，较主流竞品有1.5倍性能优势，并提供断言自动机运行可视化功能，为复杂断言验证提供直观调试支撑，有效提升验证效率；HimaFormalEC是一款组合逻辑等价性检查工具，基于组合逻辑电路进行匹配和验证，采用了独立于综合工具的验证架构，可交叉检验综合环节的结果，发现并预防因工具缺陷或流程失误引入的逻辑错误。在RTL对比和网表对比环节性能优势明显，与业界标杆工具有1.5倍以上性能优势；HimaFormalHiLEC支持为客户定制C++模型与RTL等价证明方案，解决业内主流软件无法解决的线性插值功能等复杂证明问题；HimaFormalLint是一款基于形式验证技术构建的设计规则检查工具，支持国军标GJB-9765与GJB-10157编码规范，可检测状态机死锁、活锁、未覆盖分支等深层次功能性缺陷，为高可靠芯片设计提供质量保障。该解决方案已广泛应用于航空航天、智能计算及通信芯片等领域，显著提升设计一次性成功率与验证收敛效率。
报告期内，特征化提取工具Liberal针对超低压LVFK库特征化场景，落地LVF模型自动选型方案，引入仿真数据复用技术，消除重复仿真开销，单元库特征化提取整体性能提升20%，显著缩短超低压工艺库提取耗时。
1.3晶圆制造EDA工具
公司根据晶圆制造厂的工艺开发和IP核设计需求，提供了设计支撑完整解决方案、流片-光罩生成解决方案、良率分析解决方案和设计-制造协同优化（DTCO）解决方案，为晶圆制造厂提供了重要的EDA工具和技术支撑。
在芯片量产的关键环节，公司构建了流片-光罩生成解决方案，包括版图数据整合、DRC验证、冗余图形插入、图形匹配、光罩拼版及数据生成等关键环节。其中，物理验证工具Argus在保证正确性的情况下性能较业界标杆工具提升1倍，已成为国内头部晶圆厂流片流程中的标准DRC检查工具，累计支撑数千款芯片成功签核流片。光罩数据生成工具GoldMask凭借高精度高性能在国内领先的光罩厂完成光罩验证上万张。
在晶圆制造良率优化领域，公司创新性地整合XTime、ALPS、Qualib、XModel及Vision等工具，构建了完整的设计-制造协同优化（DTCO）解决方案。该方案通过物性与电性双维度分析，实现了从设计到制造闭环良率提升分析机制。电性分析路径采用“Design→SPICE→Silicon”逆向分析方法，精准定位工艺电性偏差根源，为工艺参数调优提供数据支撑，有效推动器件性能改善。物性分析路径基于先进的特征图形提取技术，智能识别并筛选工艺高危点位，快速诊断由WeakPattern引发的系统性缺陷，实现良率问题定位效率提升。
报告期内，工艺诊断分析平台Vision开发并落地D2DB（Dietodatabase）图形类缺陷自动识别功能。该功能基于AI图像轮廓提取技术，通过自动比对晶圆图像与标准化版图，实现缺陷智能识别与精准量化，准确率达99%，处理效率较人工提升6倍。可联动VisionPD搭建自动化缺陷管理体系，已通过客户验证并稳定运行，助力晶圆厂强化缺陷管控、提升芯片良率。
报告期内，光刻掩膜版数据处理验证分析平台GoldMask开发并落地全自动JDV（JobDeckView)检查系统，告别过去人工肉眼长时间盯图核对的繁琐劳累操作，只需一键下发即可全自动全域运行，系统自动比对多层版图、精准查找最小线宽图形，检查结束直接生成完整报告，操作简单省心。节省大量人工成本，缩短了掩膜版交付周期。
1.4先进封装设计EDA工具
封装是把晶圆厂生产出来的集成电路裸片（Die）放到一块起承载作用的基板上，用引线将Die上的集成电路与管脚互连，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，完成信号分配，还能增强其电热性能。封装对集成电路而言非常重要。
传统封装通常是指将晶圆切割成单个芯片再进行封装的工艺形式。随着电子产品不断追求高速化、小型化、系统化和低成本化，传统封装的局限性越来越突出，先进封装应运而生。先进封装主要包括倒装芯片（FlipChip）封装、晶圆级封装（WaferLevelPackage）、2.5D封装和3D封装等。先进封装采用先进的设计思路和集成工艺，对芯片进行封装级重构，有效满足了芯片小尺寸、高性能、高可靠性和低成本的要求，已被广泛应用于计算机、通信、消费类电子、医疗、航空航天等领域，极大推动了封装技术以及整个电子行业向前发展。
先进封装设计是指将多个小芯粒以2.5D中介板或3D堆叠的方式整合在一个封装体内，流程主要包括基板和中介转接板结构设计、版图设计、功能和物理验证等。
公司先进封装设计平台Storm支持业界主流的先进封装硅基工艺和有机RDL（ReDistributionLayer重布线层）工艺，以及硅桥+RDL异构整合形式的先进封装新工艺，实现了多芯片间的大规模互联布线、高密度逃逸式布线以及大面积电源地平面布线等功能。用户可自主选择适配硅基工艺的曼哈顿图形布线或者有机RDL工艺的135度图形布线，大幅提升了先进封装版图设计效率，解决了先进封装设计流程中大规模版图布线效率低下的痛点问题，实现了先进封装布线自动化。Storm支持了铜皮排气孔处理、手动跨层布线等功能，采用轨道布线和迷宫布线算法，支持主流的芯粒间跨金属层布线、全局硅通孔布线以及全局电源地平面布线，覆盖了主流先进封装的布线应用场景，实现了面向芯粒的转接板一体化版图设计。
公司先进封装物理验证工具ArgusPKG针对先进封装版图设计中不规则图形导致的大量验证伪错问题以及版图变形等难题，采用了异形版图处理、容差处理、异构多芯片整合以及系统连接关系检查等关键核心技术，突破了先进封装转接板中电源地信号开路真假难辨的问题，并和先进封装自动布线工具深度耦合，让使用者在版图设计期间，就能根据局部区域和检查项目筛选进行快速设计规则检查，实现了验证前移，整体校错精度和效率都得到了大幅提升。
报告期内，先进封装设计平台Storm面对AI芯片、高带宽存储及芯粒设计对先进封装版图效率与复杂度的双重挑战，不再局限于解决布线自动化问题，而将核心战略聚焦于“海量数据的极致吞吐”与“全场景工艺的深度覆盖”，打造了贯通“芯片-中介层-封装基板”的全方位系统级设计平台。主要突破体现在以下两方面：
1）引擎重构：实现15-30倍性能飞跃，重新定义“大版图”设计体验。针对多芯片异构集成带来的数G级版图数据瓶颈，Storm重构了数据读取引擎架构。新一代引擎在处理超大规模OASIS与GDSII文件时，导入速度实现了15至30倍提升，在处理复杂硅中介层或有机转接板设计时实现了“秒级”响应，极大提升了设计流畅度。
2）功能补齐：支持FCBGA（Flip-ChipBallGridArray，倒装芯片球栅阵列）基板设计，补齐系统级封装最后一块拼图。推出面向大规模FCBGA封装基板的设计模块，标志着Storm的设计能力从单纯的中介层设计，成功延伸至更复杂的封装基板领域，填补了国内EDA工具在此核心环节的空白。Storm通过攻克三大核心技术，全面补齐了基板级设计所需的关键功能链：一是强化设计规则管理，支持用户自定义的复杂物理与电气约束，从源头保障设计的可制造性；二是攻克动态铜皮与实时DRC，新增高性能动态铜皮绘制与编辑功能，实现贴合有机基板工艺的实时设计规则检查，工程师在绘制铜皮和走线的同时，系统即能在后台对复杂的毛刺、间距和孤岛图形进行即时预警，实现了“边画边查、即查即改”的流畅闭环；三是支持高精度差分对布线，支持精确的相位与长度匹配，能够有效应对基板级的高速信号设计挑战，满足信号完整性要求。
1.53DIC设计EDA工具
在人工智能、无人驾驶、高性能计算等产业迅猛发展的浪潮下，高性能芯片已跃升为构筑产业竞争力的关键核心要素之一。3DIC（三维集成电路）作为前沿半导体技术，采用垂直堆叠多层芯片的方式实现高密度集成。这种创新技术大幅提升了集成密度，有效缩小芯片面积，缩短互连长度，显著降低信号延迟，全方位优化了芯片整体性能。
与传统平面集成电路截然不同，3DIC巧妙利用垂直方向的空间，将多个芯片层有序堆叠，并借助硅通孔（ThroughSiliconVia，TSV）等先进3D堆叠技术实现层间互连。在3DIC设计中，不同工艺节点、不同类型的芯片能够集成于同一封装内，这一过程需综合考量低能耗、低延迟、高带宽、电磁兼容、散热优化以及复杂连线关系等多方面因素，追求整体性能的最优解。这种复杂性为EDA工具在跨工艺节点的电路设计、版图实现、联合仿真及物理验证等环节带来了诸多全新挑战。
在3DIC设计EDA工具领域，公司已构建从异构集成三维芯片协同设计到验证的全流程解决方案，包括原理图和版图编辑工具Aether3DIC、物理验证平台Argus3DIC、电路仿真工具ALPS和数字SoC电源完整性分析签核工具HimaEMIR。
原理图和版图编辑工具Aether3DIC面向多工艺设计，在传统2D设计基础上，创新性开发了多工艺融合、动态显示精度及跨芯片线网追踪等前沿技术，大幅提升了设计效率。其特有的根据区域自动调整精度的显示机制极大优化了多芯片设计的显示效率，速度提升15倍。Aether3DIC充分考虑用户习惯，沿用传统的2D操作方式即可轻松体验强大的3D线网追踪功能。此外，该工具支持多芯片（Die）版图同步操作，包括绝对坐标同步、X轴与Y轴镜像同步。借助镜像同步技术，能灵活适配各类应用场景。
物理验证平台Argus3DIC处于业界领先水平，提供包括3DStack、3DLVS、3DDRC、3DPERC（可编程电气规则检查）等全方位验证功能，全面支持2.5D/3D异构集成封装设计，可实现3DIC设计到封装的全链路物理验证。Argus3DIC平台具备三大核心技术优势，一是3DStack功能支持千万级混合键合（HybridBonding）互连验证，较业界标杆工具性能提升5倍；二是创新的3DLVS全局验证技术，突破了传统分Die验证局限、支持多工艺复杂3D结构的一体化验证；三是完备的一站式全流程验证方案，将3DIC验证效率提升50%以上。该平台已成功应用于多个先进封装项目中。
电路仿真工具ALPS针对3DIC开发了跨工艺节点（Multi-Technology）联合仿真，实现了在同一个电路网表内灵活设置不同的器件模型库、电路环境温度和工艺参数选项，能精准融合不同工艺节点的器件特性，为3DIC跨工艺电路联合仿真提供了创新解决方案，助力设计人员早期发现并解决问题。同时，随着3DIC技术的发展，多颗芯片被高度集成，元器件数量呈指数级增长，由此带来了规模庞大和结构复杂的设计挑战，对电路仿真的精度、效率与处理容量提出了更高要求。ALPS以其卓越的大容量数据处理能力和高速运算性能，使得电路设计师能够在短时间内完成多次3DIC产品仿真迭代，显著加速了产品研发进程。
报告期内，物理验证平台Argus3DIC进行了全新升级，依托多工艺Die堆叠、多DB数据处理与全链路验证能力，全面优化3DIC设计的容量上限与运行效率。
在堆叠适配层面，支持多Die异质堆叠架构，可完美适配3DIC逻辑芯粒与存储芯粒的混合堆叠场景，无需依赖传统PDK融合架构，大幅降低多层晶圆堆叠、TSV垂直互连等复杂结构的设计适配成本，兼容多个裸片集成需求，解决异构堆叠的兼容性难题。
在容量与效率优化层面，搭载核心DB编织技术与专属3D并行技术双重赋能，彻底破解3DIC堆叠设计的验证瓶颈。DB编织技术可对3DIC多层堆叠产生的海量分层、互连数据实现程序内部精细化分合管理，有效规避多Die集成带来的数据冗余、体积膨胀等问题。同时，专属3D并行技术针对3DIC堆叠架构深度优化，区别于传统二维平面并行模式，可基于系统级结构实现多层、多区域、多通道同步并行验证，搭载多机并行处理机制，全方位突破传统验证的算力上限与数据容量桎梏。该技术组合能够高效承载超高密度3DIC阵列、海量TSV互连结构的超大算力，大幅压缩LVS校验全流程耗时，显著提升整体验证运行效率。
此外，系统级全链路3DLVS全景验证能力方面，突破传统2D片面验证局限，覆盖3DIC从芯片设计、多层堆叠集成到先进封装的全流程校验，精准排查堆叠互连、线路匹配等潜在问题，在保障设计精度的同时，进一步缩短项目周期，为3DIC设计落地提供高效可靠的技术支撑。
报告期内，数字SoC电源完整性分析签核工具HimaEMIR完成了面向3DIC的全架构升级与全流程分布式适配。在数据读取解析阶段，全面兼容多Die异构数据接入与硅通孔/微凸块（TSV/Micro-bump）等3D互连专用建模；在RC抽取与功耗分析阶段，实现分布式并行抽取与芯片功耗模型（CPM：ChipPowerModel）Die级等效模型生成，新增线性/非线性浪涌分析流程，补齐低功耗瞬态验证能力；在EM/IR签核阶段，分布式求解器支持功率EM与静态/动态IR在3D场景下的线性扩展。无论是多层Die堆叠的复杂3D拓扑，还是超百亿实例超大容量设计，HimaEMIR均能提供稳定、高精度的全流程EMIR签核能力，助力先进封装与Chiplet芯片设计高效落地。
2、公司技术服务情况
公司基于集成电路领域多年的技术积累建立了完善的自动化设计服务流程，为集成电路设计及制造客户提供相关设计服务。同时配合公司全定制平台发展需要，在原有服务团队基础上拓展设计服务团队，推动全定制平台落地以及客户工艺平台设计迁移。服务领域覆盖硅基半导体、化合物半导体、分立器件及封装等，服务内容包括测试芯片设计、晶圆及IP核测试、SPICE模型提取、PDK开发、基础IP核开发以及其他设计服务等。
晶圆制造工程服务团队具备丰富的行业经验和技术实力，长期专注于为客户提供高效、精准的晶圆制造所需测试、模型、PDK等开发与验证服务。团队可以提供标准的一站式晶圆制造工程服务，更致力于为客户提供深度定制的专用解决方案。作为客户信赖的合作伙伴，持续推动相关技术的创新与发展，助力客户在激烈的市场竞争中脱颖而出。
公司大力投入基础IP核开发，目前已经成为国内领先的基础IP核供应商，能够提供单元库、SRAM编译器、IO库、一次性可编程存储器以及工艺测试验证芯片等基础IP核。公司能够快速洞察客户需求，与国内外众多晶圆代工厂以及设计公司展开深入合作提供PPA领先的解决方案，并积极布局成熟平面工艺以及先进立体工艺。目前在0.18um到国内最先进工艺节点多个工艺平台已经完成实际硅数据验证，并支持多家设计客户应用导入。团队积累了丰富的先进节点电路设计、量产及产品良率提升经验，对于先进工艺的制程特点有深入了解，可更好配合工艺演进提升。同时，建立专业的测试实验室，配备各类测试设备及专业测试人员，提供从测试板开发、封装规划到测试程序编写全流程开发服务。截至目前已完成百余套性能优越、架构优化的基础IP核的设计及验证，成功支持了客户的产品设计。
在PDK开发服务领域，公司紧密结合国内晶圆代工厂的合作意愿及客户实际需求，针对国内主流晶圆代工厂的典型工艺，开展了系统的PDK开发工作，提升了国产PDK的覆盖率和兼容性。目前已实现覆盖率超过70%，为国产EDA工具的大规模应用与推广奠定了坚实的技术基础。通过生态协同模式，公司不仅增强了自身产品的市场适配能力，也带动了整个产业链的技术自主进程，形成了从工具、工艺到应用场景的良性互动与共同发展。
此外，公司技术服务与EDA软件产品相互配合，形成更加丰富、高效的用户解决方案，不仅能够有效解决用户流片过程中的痛点问题，还能给客户提供技术输出，助力客户团队成长。EDA软件与技术的结合显著加速了当前国内先进工艺平台的设计导入、工艺开发与良率提升。公司通过提供完善、卓越的产品与服务，增强了客户粘性，提高了品牌忠诚度，构筑起坚实的产业链优势。
（五）公司主要经营模式
1、盈利模式
公司主要从事EDA工具软件的开发、销售及相关服务，主要盈利模式如下：（1）公司EDA工具软件主要通过授权模式向客户销售，收取授权费。公司对具体EDA工具软件产品的授权一般以合同约定的时间周期为限；（2）公司的技术服务业务主要按具体项目向客户收取服务费用，一般按照项目工作量和技术难度等因素综合定价。随着行业技术不断革新，工艺要求不断提升，客户不断提出新的产品和服务需求，从而使得公司能够持续盈利。
2、采购模式
公司作为提供工具软件及服务的企业而非生产型企业，业务流程不涉及生产环节，主要采购需求包括技术开发、技术服务等与研发相关的业务以及软件和硬件、办公用品、家具、办公室装修及土建、大修、公司会展、会务服务的采购。
公司采购方式包括招标采购、谈判采购、询比采购、竞价采购、直接采购和框架协议采购等。采购需求由使用部门发起采购申请，经采购管理部门审核批准后，交由采购执行部门组织实施。
3、研发模式
公司的研发按照项目立项、项目开发与测试和项目发布等顺序进行。
4、销售模式
公司目前通过直销的方式进行销售。公司设立营销中心，负责市场推广及营销工作。公司各类EDA软件产品和相关技术服务主要应用于集成电路设计、制造和封装领域。公司一方面通过产品质量和服务质量等方面的优势吸引客户，另一方面通过行业会议、网络、展览等渠道对产品进行市场推广。
（六）市场地位
1、公司在EDA工具软件领域市场份额居本土EDA企业首位
公司通过十余年发展与持续创新，凭借在国产EDA工具领域的技术优势，不断实现市场新突破。截至2026年6月30日，公司已拥有700余家国内外知名客户。2026年1-6月，公司实现营业收入56,646.17万元，同比增长12.95%，市场份额居本土EDA企业首位。
2、公司产品实力受到业界的广泛认可
公司是国内最早从事EDA研发的企业之一，多年来始终专注于EDA工具软件的开发、销售及相关服务，已经成为国内规模最大、产品线最完整、综合技术实力最强的EDA企业，是“EDA国家工程研究中心”的依托单位。公司产品实力受到业界的广泛认可，曾荣获“中国电子学会科学技术奖‘技术发明一等奖’”、“中国新型显示产业链贡献奖-创新突破奖”、“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”、“中国IC设计成就奖之年度产业杰出贡献EDA公司”、“第十九届‘中国芯’首届EDA专项优秀创新技术奖”、“中国芯优秀支撑服务企业奖”、“2024年度新型显示产业链贡献与协同创新项目-创新突破项目”等多项荣誉。凭借优质的产品与服务，公司与国内外芯片设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了良好的业务合作关系，并通过持续的技术优化和产品迭代稳定与深化客户合作。
3、依托领先的科研实力承担多项国家重大项目
EDA行业作为典型的技术驱动型行业，突出的研发实力是奠定市场地位的基础。近年来，公司研发并掌握了多项核心EDA技术，具备行业领先的技术优势。公司凭借核心技术实力以及在行业的领先地位，先后承担了诸多国家级重大科研项目，其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进EDA工具平台开发”与“EDA工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA创新技术研究”课题项目等。
（七）主要的业绩驱动因素
报告期内，公司紧紧围绕2026年度经营目标，积极开展各项工作，截至2026年6月30日，营业收入56,646.17万元，同比增长12.95%。主要因素如下：
1、持续开展技术产品创新，巩固市场地位
公司作为技术驱动型企业，技术产品创新是公司高质量发展的源动力。公司广纳各类人才，不断加强对人才的培养，加快产品的布局和技术的研究改进，在推动既有产品迭代升级的同时，积极开展短板技术的攻关工作，扩充产品版图，提升产品质量；在巩固已有优势市场的前提下，积极探索新的业务增长点。同时，进一步加大对创新技术的专利布局和申请，截至2026年6月30日，公司共拥有已授权专利411项，已获软件著作权208项。
2、不断提升产品发布质量标准，产品质量得到客户认可
公司始终致力于质量管理体系的持续改进和研发流程的不断优化，以确保产品质量达到更高标准。公司不断提升产品发布质量标准，同时加大监管力度，这不仅显著提升了产品质量，还赢得了客户的广泛认可和高度信任。
3、不断加强区域战略协同，积极拓展新客户
公司总部设立在北京，同时在美国、韩国、香港以及国内的上海、南京、成都、深圳、西安、武汉、天津、重庆等地设立了子公司，各地子公司团队规模不断增长，在补充研发力量的同时，强化了与当地客户的互动，提升了服务的及时性和客户满意度。同时，通过与客户合作的深度和广度不断加深，能够更迅速准确的了解客户需求，为设计出更具有竞争力、满足客户实际需求的EDA产品提供了有力的保障，也为进一步扩展各地的客户群体提供了强有力的支撑。
4、不断加强员工团队建设，保障公司稳定发展
EDA属于多学科交叉领域，是算法密集型的大型工业软件系统，其开发过程需要计算机、数学、物理、电子电路、工艺等多种学科和专业的高端人才，对人才的综合技能要求很高。培养一名EDA研发人才，从高校课题研究到从业实践的全过程往往需要10年左右的时间。为了满足公司业务发展需要的EDA人才的质量和数量要求，公司一方面加强各类专业技术培训，做好员工的用、育、留工作；另一方面加强与高校的合作，注重校企联合培养，加大EDA人才的培养的广度及力度。通过加强员工团队建设，保障了公司的长期、持续、健康发展和业绩提升。
本文数据来源于华大九天2026年中报，仅供参考不构成投资建议。
首页
微信公众号
证券之星APP
