半导体深度报告：先进封装加速迭代，迈向2.5D/3D封装

（以下内容从华安证券《半导体深度报告：先进封装加速迭代，迈向2.5D/3D封装》研报附件原文摘录）
先进封装向着小型化和高性能持续迭代
在以人工智能、高性能计算为代表的新需求驱动下，先进封装应运而生，发展趋势是小型化、高集成度，历经直插型封装、表面贴装、面积阵列封装、2.5D/3D封装和异构集成四个发展阶段。先进封装开辟了More-than-Moore的集成电路发展路线，能够在不缩小制程节点的背景下，仅通过改进封装方式就能提升芯片性能，还能够打破“存储墙”和“面积墙”。先进封装属于中道工艺，包括清洗、溅射、涂胶、曝光、显影、电镀、去胶、刻蚀、涂覆助焊、回炉焊接、清洗、检测等一系列步骤，关键工艺需要在前道平台上完成。
由单芯片封装向多芯片封装发展，聚焦关键工艺
典型封装技术包括：1）倒片封装（Flip-Chip）：芯片倒置，舍弃金属引线，利用凸块连接；2）扇入型/扇出型封装（Fan-In/Fan-Out）：在晶圆上进行整体封装，成本更低，关键工艺为重新布线(RDL)；3）2.5D/3D封装：2.5D封装中芯片位于硅中介层上，3D封装舍弃中介层，进行多芯片堆叠，在基板上方有穿过芯片的硅通孔（TSV）；4）SiP封装：将多个子芯片异构集成，缩短开发时间、提高良率；5）Chiplet：多颗具有单一特定功能的小芯粒异构组装，具备成本优势。
AI和高性能计算芯片的关键瓶颈在于CoWoS产能
HBM使用2.5D/3D封装技术打破“内存墙”制约，成为AI及高性能计算需求下的主流方案。HBM带宽提升源于堆栈式封装带来的高位宽以及I/O速率的提升，关键改进是使用混合键合替代原来的微凸点键合。HBM的高密度连接和短互联间距，要求台积电的CoWoS封装技术，量产主要使用的是CoWoS-S。台积电指引2024年CoWoS带来70亿美元营收。从订单和产能角度测算，得到CoWoS封装的单价为722.08美元/颗，2023年/2024年基于CoWoS的芯片出货量将达到346万颗/693万颗，其中供给英伟达的芯片分别为130万颗/433万颗。台积电积极转扩CoWoS产能，并将部分oS（onSubstrate）委外至封测厂，预计供需缺口将在13个月内得到缓解。
先进封装景气度高于整体封装行业，未来向2.5D/3D进发
全球先进封装市场规模有望从2022年378亿美元上升至2026年482亿美元，CAGR约为6.26%。其中，3D堆叠CAGR高达18%，市场规模有望在2026年上升至73.67亿美元。先进封装头部六位玩家市场份额超70%，技术路线由台积电、英特尔、三星等海外领先Foundry和IDM厂主导。
国产替代空间广阔，推荐国内先进封装相关标的
1）润欣科技：增资奇异摩尔，国内首批2.5D及3DICChiplet产品及服务提供商；2）通富微电：AMD最大的封装测试供应商，提供国内最完善的Chiplet封装解决方案，7nm产品已大规模量产，5nm产品已完成研发并逐步量产；3）甬矽电子：Bumping通线量产，打造“Bumping+CP+FC+FT”一站式封测平台。
风险提示
市场需求不及预期、技术迭代不及预期、行业竞争加剧等风险。