芯片架构探索周期缩短至周级 隼瞻科技发布全定制AI算力平台

（原标题：芯片架构探索周期缩短至周级 隼瞻科技发布全定制AI算力平台）

当AI算力从“训练军备竞赛”转向“推理规模化落地”，如何将场景凝练为架构、用架构推动量产，成为“架构主导权”争夺中的关键能力。凭借场景定义处理器架构，隼瞻科技最新推出的Axon Platform平台为AI算力产业的“架构级定制”补上了关键一块拼图，让芯片架构探索周期最快由月级缩短至周级。

“以前是芯片公司决定架构，现在架构的决定权跑到了AI公司那里。”隼瞻科技CEO曾轶日前在产品发布会上介绍，从2025年端侧AI元年到2026年新形态硬件涌现，AI算力正从云端走向本地，安全隐私、毫秒级响应和成本倒逼，让“一场景一架构”成为必然。另一方面，AI应用向垂直行业深度渗透、通用GPU在功耗能效与成本上遭遇瓶颈、RISC-V开放底座加速崛起的背景下，Axon Platform正好满足“面向AI场景的架构级定制”的市场需求。

对于Axon Platform平台，曾轶用“太极的阴阳两面”来比喻：硬件架构是“阳面”，软件是“阴面”。阳面以RISC-V为基座，集成Scalar标量核、Vector矢量单元、双源张量NPU阵列与NoC互联网络，算力覆盖0.1T到128T；阴面则是以Arch Studio、Archit.ai编译器等构成的软件平台。

在架构层面，Axon Platform把AgentAI调度任务编排做进RISC-VAI调度指令，让跨引擎调度硬件化——任务下发延迟低于2微秒，跨引擎调度开销降低约80%；张量侧采用数据流驱动架构，编译期即完成算子调度、SRAM驻留与张量Tile映射，片上数据复用率超85%，片外访存降低60%至75%，能效提升1.8至2.5倍。

据介绍，与国际标杆芯片架构企业对比，在同样体系下，公司的架构往往只有同品类方案1/3的面积和1/3的功耗；在特定的应用场景下，Axon Platform在张量侧提供了基于SRAM存算一体技术打造的NPU，可以进一步降低应用的功耗。

在工具层面，Axon Platform配套ArchitStudio DSA工具、Archit.ai架构探索引擎与HiConNoC配置工具，把“可定制”从概念变成可交付的工程能力。目前，Axon Platform已覆盖智能机器人、工业视觉、车载感知、智能安防等多类场景，既满足轻量实时推理，也能支撑高算力密集型AI任务。

隼瞻科技CTO姚彦斌介绍，面对端侧算力架构面临算子之殇与瀑布式开发的长周期矛盾，过去芯片架构师往往靠“拍脑门”凭经验定方案。而ArchitStudio提供了一套“乐高积木式”的搭建工具。ArchitStudio以自研RISCAL可重定向指令集架构语言为地基，将指令的二进制编码、汇编语法、语义与流水级次定义在同一处，编译器、汇编器、仿真器、调试器全部由此自动生成；其编译器语义自动匹配技术，让新增指令无需改动上层模型代码即可被编译器自动调度，实现“定义即交付”。

“过去需要3个工程师花5个月完成的工作，现在第一个月方案就能落地，架构探索周期由月级缩短至周级。”姚彦斌称。

针对端侧AI架构设计空间巨大、维度强耦合、试错代价高的难题，Axon提供一套架构探索平台，通过“建模—搜索—PPA联合评估”流程自动遍历候选架构，从帕累托前沿选出最优解。以Llama38B为例，单次架构敏感性分析仅需约17分钟；核心周期即缩短约4倍，让芯片企业在流片前就能量化验证架构决策，实现从“猜架构”到“算架构”的转变。

存算一体作为后摩尔时代的芯片架构创新方向，Axon提供全栈协同优化方案。

南方科技大学助理教授、隼瞻科技AI研究科学家林龙扬将存算一体比作“把存储和计算的距离缩短”，从板级、封装一路缩短到Macro甚至Bitcell级别，每缩短一个量级，能效和带宽就能提升一个量级。当前存算一体存在四种范式，针对精度与工艺痛点，团队分别在SRAM和MRAM验证了数字域存内计算宏，实现精度无损计算，且能效大于100TOPS/W。