盛科通信获得发明专利授权：“一种降低芯片Pipeline时间戳总线位宽的方法及应用”

证券之星消息，根据天眼查APP数据显示盛科通信（688702）新获得一项发明专利授权，专利名为“一种降低芯片Pipeline时间戳总线位宽的方法及应用”，专利申请号为CN202211666308.0，授权日为2024年9月13日。

专利摘要：本发明公开了一种降低芯片Pipeline时间戳总线位宽的方法，该方法包括以下步骤：当入方向的时间戳捕获模块捕捉到M位入方向时间戳时，将所述M位入方向时间戳的低位N位入方向时间戳编码到报文信息总线中，其中N小于M；所述出方向的时间戳捕获模块向时钟引擎发送捕获信号，所述时钟引擎捕捉到M位出方向时间戳并传入时间戳转换模块；所述时间戳转换模块基于M位出方向时间戳和所述报文信息总线中低位N位入方向时间戳转换得到M位入方向时间戳；以及报文编辑模块接收所述M位入方向时间戳，并将所述M位入方向时间戳编辑到报文预先定义的位置。该方法能够有效降低交换芯片携带的时间戳的pipeline总线宽度。

今年以来盛科通信新获得专利授权31个，较去年同期增加了138.46%。结合公司2024年中报财务数据，今年上半年公司在研发方面投入了2.24亿元，同比增73.92%。

数据来源：天眼查APP

以上内容为证券之星据公开信息整理，由智能算法生成，不构成投资建议。