公司代码：688206 公司简称：概伦电子
上海概伦电子股份有限公司
第一节 重要提示
划，投资者应当到 www.sse.com.cn 网站仔细阅读年度报告全文。
公司已在本报告中详细描述可能存在的相关风险，敬请查阅本报告“第三节 管理层讨论与分析”
中“四、风险因素”的相关内容。
完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。
□是 √否
公司拟向全体股东每10股派发现金红利0.7元（含税）
。截至2022年12月31日公司总股本433,804,445
股，以此计算合计拟派发现金红利3,036.63万元（含税）。本年度公司现金分红数额占合并报表中
归属于上市公司普通股股东净利润的比例为67.65%。本次利润分配不实施资本公积金转增股本，
不送红股。
上述2022年度利润分配方案已经公司第一届董事会第二十二次会议及第一届监事会第十六次会议
审议通过，尚需提交公司2022年年度股东大会审议。
□适用 √不适用
第二节 公司基本情况
公司股票简况
√适用 □不适用
公司股票简况
股票种类 股票上市交易所及板块 股票简称 股票代码 变更前股票简称
A股 上海证券交易所科创板 概伦电子 688206 不适用
公司存托凭证简况
□适用 √不适用
联系人和联系方式
联系人和联系方式 董事会秘书（信息披露境内代表） 证券事务代表
姓名 唐伟 郑芳宏
中国（上海）自由贸易试验区临港新 中国（上海）自由贸易试验区临港新
办公地址
片区环湖西二路888号C楼 片区环湖西二路888号C楼
电话 021-61640095 021-61640095
电子信箱 IR@primarius-tech.com IR@primarius-tech.com
(一) 主要业务、主要产品或服务情况
公司的主营业务为向客户提供被全球领先集成电路设计和制造企业长期广泛验证和使用的
EDA 全流程解决方案，主要产品及服务包括制造类 EDA、设计类 EDA、半导体器件特性测试系
统和一站式工程服务解决方案等。
（1）公司主要产品及服务布局
围绕 DTCO 方法学，公司在集成电路设计和制造两大环节，拥有领先的 EDA 关键核心技术，
致力于提高集成电路行业的整体技术水平和市场价值，提供专业高效的 EDA 流程和工具支撑。并
通过 EDA 方法学创新，推动集成电路设计和制造的深度联动，加快工艺开发和芯片设计进程，提
高集成电路产品的良率和性能，增强集成电路企业整体市场竞争力。
公司通过各类 EDA 产品线，帮助晶圆厂在工艺开发阶段评估优化工艺平台的可靠性和良率等
特性，建立精确的器件模型、PDK 和标准单元库，并通过可拓展的全定制电路设计环境和快速精
准的电路仿真帮助集成电路设计企业提供各种可拓展的全流程 EDA 解决方案，支持全定制存储器
设计和模拟/混合信号电路设计，同时支持 SoC 芯片规划与验证、时序验证和标准单元库特征化与
验证。在此基础上，根据行业特点和应用需求以 DTCO 为核心驱动力，逐步建立针对工艺开发和
制造的制造类 EDA 全流程解决方案，不断完善及提升模拟电路设计类全流程解决方案，全力打造
数字电路设计类全流程解决方案，并通过现有领先的测试仪器产品与 EDA 软件形成软硬件协同，
向客户提供差异化和更高价值的数据驱动的 EDA 全流程解决方案。
（2）公司主要产品及服务具体介绍
① 制造类 EDA
公司制造类 EDA 产品线借助在行业多年积累的核心技术和方法学，帮助客户打造从 SPICE
模型、PDK 到标准单元库的完整设计支持（Design Enablement）工具链，解决 DTCO 流程效率瓶
颈，助力先进制造工艺技术开发联动芯片设计和工艺制造。主要产品包括 SPICE 模型 EDA 解决
方案、PDK 开发与验证 EDA 解决方案、标准单元库设计及验证 EDA 解决方案等，用于快速准确
地开发半导体器件 SPICE 模型、PDK 工艺设计包和标准单元库，是集成电路制造领域的核心关键
环节。
SPICE 模型准确描述了电子器件的物理特性和行为，用于预测电路性能和响应，为电路设计
和优化提供重要支持。公司 SPICE 建模 EDA 解决方案所拥有的核心技术和客户覆盖率长期保持
行业领先水平，以先进工艺 SPICE 建模行业黄金标准工具 BSIMProPlus 为代表，已形成覆盖从半
导体器件数据采集与分析、基带与射频建模、模型提取自动化、模型评估与质量验证各领域的全
套解决方案。
作为集成电路制造领域的核心关键工具，公司的器件建模及验证 EDA 工具多年支持台积电、
三星电子、联电、格芯、中芯国际等全球领先晶圆代工厂持续进行先进工艺节点的开发，推动摩
尔定律不断向 7nm/5nm/3nm 演进，在其相关工艺平台开发过程中占据重要地位。使用概伦电子
SPICE 建模 EDA 工具开发的器件模型库作为设计与制造的关键接口通过上述国际领先的晶圆厂
提供给其全球范围内的设计客户使用，其覆盖全面性、精度准确性和质量已得到业界的长期验证
和广泛认可。
公司的 PDK 开发与验证 EDA 解决方案通过友好的图形化交互界面和覆盖全面的功能，帮助
用户更加高效、高质量完成 PDK 开发工作，并通过内置多种 PDK 自动化验证机制，快速完成 PDK
分析和验证工作。其全面覆盖基带与射频 RF 工艺、平面工艺、FinFET 先进工艺和 CMOS/SOI/BCD
工艺等工艺类型，支持 DRC/LVS/PEX QA、DC-OP 反标检查、变量输入检查、自定义输入仿真检
查、前后仿真结果差异检查和多个 PDK 版本比对等各类 PDK 验证，以此为客户提供完整、高效、
高质量的 PDK 开发与验证解决方案。
公司的标准单元库设计及验证 EDA 解决方案，采用先进的分布式并行架构技术、单元电路分
析提取算法，内嵌概伦高精度 NanoSpice 仿真器，覆盖从标准单元库自动化设计、库特征化到验
证的完整标准单元库设计解决方案，可有效帮助客户提高效率、缩短开发周期。
和晶圆制造打造制造端全流程 EDA 解决方案。
公司制造类 EDA 解决方案各细分产品的特点及应用场景如下：
产品
产品名称 产品特点 应用场景
类别
①黄金标准：长期保持器件建模市场领先地位
②应用广泛：被国内外众多业界领先半导体公 器件建模数据
司所广泛采用 测试；SPICE 模
③一站式：满足各种电学/物理/版图等特性建 型提参优化；新
先进器件建模平台
模需求 器件 SPICE 模
（BSIMProPlus）
④全覆盖：支持各种器件类型建模 型开发；可靠性
⑤先进工艺：支持 7nm、5nm 和 3nm 等工艺 模型开发和验
研发，适用于 Planar、FinFET 和 GAA 等先进 证
工艺
①功能全面：完整的射频器件 I-V/S 参数/热噪
声 NF50 测试、特性分析、参数提取和 QA 验
证功能
②开放灵活：开放式 API 支持数据处理、参数
提取、模型验证、子电路模型拓扑定制等 射频器件小信
号测试；射频模
③应用广泛：支持 MOS、电感、电容、HEMT
一站式射频建模平台 SPICE 型提参优化；新
或 HBT 等 III-V 族器件射频建模
（MeQLab） 模型 器件射频模型
④跨平台支持：适用于 Windows、Linux 和
开发；射频模型
UNIX 操作系统
QA 验证
⑤快速仿真：内置 SPICE 引擎，可快速实现射
频特性仿真和优化
⑥自动提取：支持射频参数及 Global 模型自动
提取
①目标驱动：模型拟合目标和 QA 验证目标协
同优化，减少模型修正迭代次数，提升建模效
SPICE 模 型 库
率和质量
开发与分析；建
目标驱动模型提取自 ②高效率：工程师对建模流程可进行定制和重
模人才培训；建
动化平台 复利用，通过自动化运行进而大幅缩短模型开
模 know-how 传
（SDEP） 发周期
承；加速 DTCO
③强大 API：支持更好的建模拟合精度 QA 平
流程
衡策略，通过参数自动过滤功能实现更好的参
数选择决策
④灵活 GUI：通过灵活的 GUI 方便快捷的搭
建建模流程，实现模型拟合，参数分析优化、
模型 QA 的高效协同
⑤传承经验：建立标准化建模流程，易于保存
和持续优化，更好地传承经验 know-how
⑥操作简便：友好的 GUI 操作界面，无需编
程即可创建复杂流程
①高效：支持快速验证和分析模型，保证模型
精度和质量符合设计要求
②专业：结合专业 know-how，内置丰富的设
定模板，快速搭建验证评估流程
③易用：软件界面灵活易用，可高效完成评估
模型 QA 验证；
项目配置，支持快速批量生成验证评估报告
工艺与设计验证评估 模型评估与比
④系统化：支持系统化评估器件/电路特征，
平台 对；工艺评估与
提升设计和工艺的互动效率
（ME-Pro） 比对；关键电路
⑤快速仿真：内嵌支持并行仿真的 NanoSpice
性能评估
仿真引擎，高效进行仿真分析和验证，大幅提
升评估分析效率
⑥设计制造协同：为集成电路设计、CAD、工
艺开发、SPICE 模型和 PDK 专业从业人员提
供了一个共用平台
①先进性：支持平面工艺和 FinFET 先进工艺
②通用性：支持主流 Foundry PDK 格式、主流
EDA 工具
③全面性：支持 PCell 验证等流程、QA 完整 晶圆厂 PDK 开
先进 PDK 验证平台 性覆盖和不同格式组合性能比对 发与验证；芯片
（PQLab） ④高效性：内嵌多种测试用例产生方案可显著 /IP 设计公司工
提高验证效率 艺评估与验证
⑤灵活性：支持用户多种自定义方式产生测试
用例
⑥复用性：已有的 PDK QA 设置和产生测试用
PDK
例的方式可在其它验证项目中重复利用
①通用性：支持半导体体硅平面工艺、SOI 工
艺、BCD 工艺、FinFET 工艺等
②完整性：支持 Symbol、CDF、Callback、View
等 PCell 组件的自动生成 晶圆厂 PCell 开
先进参数化单元库开
③高效率：内嵌功能丰富全面的 PCell 开发模 发；芯片/IP 设
发平台
板可显著提高开发效率 计公司 PCell 开
（PCellLab）
④灵活性：标准化功能和定制化函数功能相结 发
合，支持用户自定义
⑤易上手：友好易用的 GUI 图形交互界面和
数学表达式输入可降低技术开发难度
①高效性：配备先进的分布式并行架构，比
REF 工具快 2 倍
②灵活性：基于单元电路分析算法，自动化完
Planar 工艺库特
整提取 ARC
征 化 ； FinFET
标准单元库特征化解 ③高精度：内置并行的 NanoSpice 引擎并支持
工艺库特征化；
决方案 先进的 K 库模型
定制化单元库
（NanoCell） ④先进工艺：支持 7nm FinFET 先进工艺
特征化；云计算
标准单 ⑤易用性：简洁易用的配置和用户接口且内置
库特征化
元库 便捷的 benchmark liberty utility 工具
⑥多平台：支持 ARM/X86 和 SGE/LSF 集群，
扩容性良好
①一致性：确保单元库一致性 标准单元库和
标准单元库验证解决
②自动化：自动生成 Datasheet IO 库设计；模拟
方案
/混合信号 IP/全
（LibWiz） ③完整性：确保 Liberty 库完整性
定制版图设计
④易用性：方便快捷地从物理版图中生成 LEF
② 设计类 EDA
公司的模拟设计类 EDA 产品线主要包括 NanoDesigner 电路设计平台、电路仿真、电路分析
等，是集成电路设计领域的重要组成部分。通过国内外市场深耕多年并广受认可的仿真与分析解
决方案和灵活、可拓展的全定制电路设计环境，完美对接不同类型不同工艺的设计需求，以 DTCO
理念打造应用驱动的 EDA 全流程。其中，公司电路仿真技术能力和产品应用覆盖范围领域处于行
业领先地位，涵盖并行式大容量 SPICE 仿真器、高性能 FastSPICE 仿真器和混合信号仿真解决方
案等，基于此可进行电路的 high-sigma 良率分析、可靠性分析和信号完整性分析等，并实现电路
的优化，提升芯片的竞争力。全定制电路设计环境可为客户提供各种可扩展的全流程 EDA 解决
方案，可实现电路原理图设计、版图编辑和物理验证等功能，支持存储器设计和模拟/混合信号电
路设计，以及各类基于晶体管级的电路设计、仿真和验证。
公司的 NanoDesigner 电路设计平台，为用户提供了一个灵活、可扩展的全定制存储和模拟/
混合信号 IC 设计环境，包括原理图编辑、版图编辑和优化及物理验证等功能，同时与概伦电子技
术领先的电路仿真器 NanoSpice 系列引擎集成，为以各类存储器电路、各类模拟电路等为代表的
定制类芯片设计提供完整的 EDA 全流程解决方案，从而极大地提升设计效率。
公司的电路仿真 EDA 产品线能够适用于模拟电路、数字电路、存储器电路及混合信号电路等
集成电路，实现晶体管级电路仿真和验证、芯片良率和可靠性分析、电路优化等功能。公司
NanoSpice 仿真产品家族作为概伦电子设计类 EDA 关键工具，掌握业界领先的并行式大容量高精
度 SPICE 仿真、高性能双引擎 FastSpice 电路仿真和大容量波形查看技术，多年来斩获多项 EDA
专业奖项，已被众多国际领先的集成电路厂商规模化量产使用，支持提供先进的高精度、大容量、
全芯片电路仿真器解决方案。
作为集成电路设计领域的核心关键环节，
公司的电路仿真及验证 EDA 解决方案能够多年支持
国内外领先存储器厂商持续进行先进存储器芯片的开发，推动 DRAM 不断向 1x nm（16-19nm）、
得国际市场竞争力外，该等工具还被 Lattice 、Microchip、ROHM 等国内外领先的半导体厂商在
量产中采用，对数字、模拟、存储器等各类集成电路进行晶体管级的高精度电路仿真。
公司的电路分析 EDA 解决方案依托 NanoSpice 仿真产品家族，支持高效率数模混合仿真，快
速、精准的信号完整性分析，和 High-Sigma 良率分析，进行电路的性能、可靠性和良率优化，为
客户提供完整的全芯片电路仿真分析解决方案。
公司的模拟设计类 EDA 解决方案各细分产品的特点及应用场景如下：
产品
产品名称 产品特点 应用场景
类别
①大容量：支持 ULSI 电路设计和高性
能大容量电路仿真
全定制电路设计；平
②易使用：直观的图形化操作界面，操
原理图编辑 板显示电路设计；模
作简便易上手
（NanoDesigner SE） 拟/混合信号电路设
③高效率：内建多种设计命令集，协助
计
引导用户高效完成电路搭建
④智能化：支持智能电路设计智能优化
①易使用：丰富的设计方法，高自由度
和高扩展性的设计环境
全定制电路设计；平
②大规模：支持大规模版图数据（GDS
版图编辑 电路设 板显示电路设计；模
（NanoDesigner LS） 计平台 拟/混合信号电路设
③集成化：集成多边形输入、rule 驱动、
计
net 驱动、约束限制编辑、阶层化设计
④智能化：优秀的自动布局布线能力
①全面：全面的 DRC 交互验证功能：
空间、宽度、ENC、INC、重叠等
全定制电路设计；平
②易用：专用 GUI 方便定义规则，支持
物理验证 板显示电路设计；模
第三方物理验证工具 rule
（NanoDesigner iV） 拟/混合信号电路设
③实时：在版图设计期间完成实时 DRC
计
验证
④高速：支持高速批量数据处理
①功能强大：包含 AI 和其它多种算法
的优化器，强有力地支撑起电路优化功 全定制、平板显示、
设计优化
能 模拟/混合信号电路
（NanoDesigner
②自动高效：自动优化调整器件参数 设计中所使用的设计
Optimizer）
③便捷易用：友好的图形界面，操作便 优化器
捷
①高精度：业界最高标准 True SPICE
精度
②大容量：容量更大，无需简化电路 通用模拟电路仿真；
③高性能：同等精度下速度快 2 倍以 高 精 度 电 路 仿 真
上 （ADC/Serdes 等）；
通用并行电路仿真器 ④标准：标准输入/输出格式，全面兼容 面 板 电 路 仿 真
（NanoSpice） SPICE 功能 （LCD/OLED 等）；
⑤先进：经先进工艺（7nm/5nm/3nm PMIC/PMU 电源管理
FinFET 及 FD-SOI）和成熟工艺验证 电路仿真；标准单元
库特征化和仿真验证
⑥多功能：功能丰富，包括多工艺支持、
SOA 检查、电路检查、蒙特卡洛分析等
①高精度：True SPICE 高精度引擎
大规模后仿模拟电路
②千兆级：支持十亿元件以上全芯片仿
仿真验证；存储器芯
真验证
片高精度仿真验证
③高性能：支持多进程、多线程，高效
（ Flash/DRAM/SRA
千兆级高精度电路仿 并行实现快速仿真
M/MRAM 等）；面板
真器 电路 ④易使用：无需复杂选项设置即可直接
电路仿真
仿真 替代其他仿真器
（NanoSpice Giga） （LCD/OLED 等）；
⑤硅精准：经先进工艺（7nm/5nm/3nm
PMIC/PMU 电源管理
FinFET 及 FD-SOI）和成熟工艺验证
电路仿真；SoC 全芯
⑥多功能：多工艺支持、后仿 DSPF 文
片电路高精度仿真验
件反标、SOA 检查、电路检查等功能
证
①算法优势：突破性的 FastSpice 算法、
智能拓扑识别和自动分区技术
②大容量：仿真吞吐量较同类产品提高 存储器电路全芯片时
③技术先进：先进的 RC 约简和快速精 SRAM/DRAM/Flash
高性能 FastSPICE 电
准的模型计算技术 等；定制高速数字电
路仿真器
④双引擎：自适应双引擎确保模拟电路 路精确晶体管级仿真
（NanoSpice Pro）
的高精度和数字电路的高性能仿真 验证；SOC 全芯片验
⑤易使用：智能电路分区算法基本消除 证；与数字仿真器协
local option 设置极大提升易用性 同混合信号电路仿真
⑥多功能：多工艺支持、后仿 DSPF 文
件反标、SOA 检查、电路检查等
①高性能：继承 NanoSpice 模拟晶体管 存储器电路功能验证
级仿真器速度优势，提速两倍以上 (Flash/DRAM 等)；复
杂 SOC 系 统 验 证
②易移植：支持由已有混合信号仿真流
(PMIC/MCU 等)；高
程快速切换到 NanoSpice MS 方案
高性能混合信号仿真 精度模拟电路数模混
③大容量： NanoSpice Giga 和 NanoSpice
解决方案（NanoSpice 合 仿 真
Pro 引擎支持超大规模电路高效混合仿
MS） (ADC/PLL/Serdes
真
等 ) ； 基 于
④ 覆 盖 广 ： 支 持 Verilog 、 VHDL 、 SystemVerilog&
SystemVerilog 和 VerilogAMS 语言 UVM 数模混合电路
验证
①高性能：大容量数据（100GB+文件）
秒级数据载入和显示
②大容量：32M+数据, 100K+蒙特卡洛
电路性能展示和分
③易用性：丰富的计算器功能
析；电路功能验证分
大容量波形查看器 ④通用：波形数据格式和分析功能兼容
析；电路仿真数据后
（NanoWave） 标准设计流程
处理；分析和定位电
⑤便捷：波形 session 的保存和复用，
路行为问题
直接载入或者保存波形列表
⑥高效：方便的快捷键操作和基于波形
的测量功能
①性能优越：优越的仿真性能
②高精度：时域精度已得到验证
③多端口支持：支持多达 1000+端口的 芯片封装协同仿真；
S 参数 高速串行接口噪声/
④应用广泛：精确支持各类信号完整性 抖动/串扰分析；存储
信号完整性分析解决
仿 真 的 模 型 和 元 器 件 ， 包 括 芯 片
方案
IBIS/IBIS-AMI、nport 和传输线 Package-Board-PDN
（NanoSpice SI）
⑤功能丰富：支持 S 参数、传输线及 协同仿真；带大规模
IBIS 模型和统计眼图分析等 DSPF 后仿电路信号
⑥后仿电路：大规模后仿晶体管级电路 完整性分析
电路 能对高速接口精确建模独特的高效、高
分析 精度信号完整性分析
①全集成：内置 SPICE 引擎和高效精准
存储器单元和阵列的
的统计算法
良率预测和优化；模
②高性能：支持快速 PVT/ 蒙特卡罗/
拟/数字电路的良率
高西格玛分析功能
预测和优化；代工厂
高西格玛良率分析解 ③全并行：支持单机多核/服务器集群/
/IDM 公司工艺开发
决方案（NanoYield） 公有云的并行加速
过程中 SRAM 良率提
④ 硅 精 准 ： 经
升;快速 PVT 应用于
需大量工艺角仿真电
证
路
⑤超经济：并行仿真授权模式，经济高
效
⑥易使用：友好的图形界面方便查看和
处理良率分析结果
公司的数字设计类 EDA 产品线包含规划与验证、时序验证、标准单元库特征化与验证解决方
案，不仅支持早期 RTL 级设计规划以预测、预防设计后期可能出现的问题，还支持门级晶体管级
混合时序分析和关键路径分析，并支持在更早的设计阶段完成芯片与封装设计之间的连接性验证。
另外，公司标准单元库特征化和验证解决方案可协助客户高效创建标准单元库。在没有可用的标
准单元库的阶段，客户也可使用晶体管关键路径分析解决方案完成复杂 SoC 时序分析。
公司的规划与验证解决方案不仅支持早期 RTL 级设计规划以预测、预防设计后期可能出现的
问题，还支持在更早的设计阶段完成芯片与封装设计之间的连接性验证，从而提高芯片设计可靠
性、加快产品上市时间、降低成本和风险。
公司的时序验证解决方案支持门级晶体管级混合时序分析和关键路径分析，即使在没有可用
的标准单元库的情况下，客户也能使用晶体管关键路径分析解决方案完成复杂 SoC 的时序分析。
产品可灵活适应不同设计需求和场景，提供完善工具和支持，助力客户高效完成设计目标。
公司的标准单元库特征化与验证解决方案采用先进的分布式并行架构技术和单元电路分析提
取算法，内嵌概伦电子高精度仿真器 NanoSpice，帮助客户完成快速时序、功耗、噪声等特征仿
真与提取，提取结果可对标 benchmark 工具，支持 Abstract 与 Database 自动生产，并支持在短时
间内完成单元库查看、Liberty 延伸、一致性检查与分析，从而有效提高工作效率、缩短开发周期。
同时，公司即将推出数字仿真 EDA 工具，并联合 EDA 生态合作伙伴推出更多的数字电路设
计 EDA 工具，并形成数字电路设计的 EDA 全流程。
公司的数字设计类 EDA 解决方案各细分产品的特点及应用场景如下：
产品
产品名称 产品特点 应用场景
类别
①多层次：多层次设计规划（RTL/Gate/Black
box）
基于 RTL 和门级单
②灵活性：功能丰富、实用，方便解决实际
规划 元的数字（逻辑）
层次化 SoC 设计规 工程问题
与验 设计；设计阶段 SoC
划方案（NavisPro） ③丰富性：丰富而实用的功能方便解决实际
证 设计布局规划和可
工程问题
行性分析
④自动化：自动区块引脚分配和总线互连规
划
⑤易用性：高效 RTL 设计规划，将数据输
入准备工作量降到最低
⑥高效性：大幅减少设计迭代次数，缩短设
计周期
①误差率低：在封装设计早期实现芯片到封
装的零误差连接
②界面友好：友好的 GUI 界面提供灵活且
易于使用的调试环境 封装设计接口；
芯片封装连接性验
③标准规范：以用户为导向的芯片到封装标 RDL 层后端设计；
证工具
准规范 IO Pad & Bump 配
（PadInspector）
④效率提升：调试周期短、可减少设计迭代 置规划
时间
⑤类型丰富：支持各种封装类型
⑥沟通高效：高效的沟通工具
①高效性：高效的全芯片关键路径定位 自定义单元特性；
混合信号设计时序
门级晶体管级混合 ②自动化：自动提取带有寄生参数的关键路
分析；标准单元库
时序分析解决方案 径
重新特征化；CPU
（TRASTA） ③定制化：定制单元快速特征化
数据通道/数字 IP 的
④统一性：统一的静态时序分析和动态仿真
时序分析
环境
时序
验证 ①快速高精：快速、高精度电路仿真
②交互分析：交互式关键路径分析以减少设
晶体管级关键路径
计迭代周期 存储器设计；定制
分析工具
③接口灵活：灵活的设计数据接口（原理图 SoC 设计
（PathInspector）
或网表）
④工具集成：灵活的工具集成
⑤自动分配：自动输入分配
①高效性：配备先进的分布式并行架构，比
REF 工具快 2 倍
②灵活性：基于单元电路分析算法，自动化
完整提取 ARC Planar 工艺库特征
标准单元库特征化 ③高精度：内置并行的 NanoSpice 引擎,支持 化；FinFET 工艺库
解决方案 先进的 K 库模型 特征化；定制化单
（NanoCell） 标准 ④先进工艺：支持 7nm FinFET 先进工艺 元库特征化；云计
单元 ⑤易用性：简洁易用的配置和用户接口且内 算库特征化
库 置便捷的 benchmark liberty utility 工具
⑥多平台：
支持 ARM/X86 和 SGE/LSF 集群，
扩容性良好
①一致性：确保单元库一致性 标准单元库和 IO 库
标准单元库验证解
②自动化：自动生成 Datasheet 设计、模拟/混合信
决方案
③完整性：确保 Liberty 库完整性 号 IP/全定制版图设
（LibWiz）
④易用性：方便快捷地从物理版图中生成 计
LEF
③ 半导体器件特性测试系统
半导体器件特性测试是指对集成电路器件在不同工作状态和工作环境下的电流、电压、电容、
电阻、低频噪声（1/f 噪声、RTN 噪声）、可靠性等特性进行测量、数据采集和分析，以评估其是
否达到设计指标。
公司的半导体器件特性测试系统能够提供业界低频噪声测试的黄金标准测试工具低频噪声测
试系统 981X 系列、一体化半导体参数分析仪 FS-Pro 系列和多种并行测试解决方案，以全面的测
试能力在科研学术界受到了广泛关注和认可，已被行业众多顶尖国内外芯片设计公司和代工厂、
IDM 公司广泛采用。
公司的 FS-Pro 半导体参数测试系统是一款功能全面、配置灵活的半导体器件电学特性分析设
备。在一个系统中实现了电流电压(IV)测试、电容电压(CV)测试、脉冲式 IV 测试、任意线性波形
发生与测量、高速波形发生与釆集以及低频噪声测试能力。几乎所有半导体器件的低频特性表征
都可以在 FS-Pro 测试系统中完成。其全面而强大的参数测试分析能力极大地加速了半导体器件与
工艺的研发和评估进程，并可与概伦 9812 系列噪声测试系统无缝集成，其快速 DC 测试能力进一
步提升了 9812 系列产品的噪声测试效率。可广泛应用于各种半导体器件、LED 材料、二维材料
器件、金属材料、新型先进材料与器件测试、器件可靠性等研究领域。基于在产线测试与科研应
用方面的优异表现，FS-Pro 已得到包括高校、科研机构、芯片设计公司、晶圆代工厂和 IDM 龙头
企业在内的产学研各界的验证及量产应用，并已在中高端产品领域取得突破，其全面的测试能力
在科研学术界受到了广泛关注和认可。
公司的低频噪声测试系统 981X 系列是低频噪声测试领域的黄金标准测试工具，内置功能强
大且界面友好的 NoiseProPlus 测量分析软件，不仅提供高精度、高带宽的低频噪声测试分析系统，
业界首款商用级交流噪声测试设备，还提供适用于成熟工艺制程和学术研究的紧凑版低频噪声测
试解决方案。
“爆
炸式”增长的挑战，通过软硬件创新设计，不但可以使典型噪声测试速度提高至一个偏置条件仅
需 20s，还可将最高测试电压提高到 200V 从而使得适用应用场景更加广泛。该系统可在短时间内
获得更加精确可信的测试数据，另外还可以通过并行测试架构解决方案以及协同 FS-Pro 半导体参
数测试系统等方式大幅度的提高测试效率和吞吐量。目前，9812DX 已被众多半导体代工厂所采
用，继 9812B/D 后成为低频噪声测试领域新一代的“黄金标准”，被用于 28nm、14nm、10nm、
仪器 M9800 系业界唯一用于量产并行测试的低频噪声系统，可为业界领先代工厂提供高吞吐量并
行噪声测试解决方案。
同时，公司即将推出更多型号和能力的测试系统，支撑集成电路的先进工艺研发和大规模量
产制造的测试需求。
公司半导体器件特性测试系统各细分产品的特点及应用场景如下：
产品
产品名称 产品特点 应用场景
类别
①一体化设备：单机可采集高精度 IV、
CV、脉冲 IV，高速波形和瞬态 IV 采样
及 1/f 噪声
工艺制程研发与器
②功能强大：宽电压电流输出范围、高
件参数测试；半导体
精度，支持高速采样时域信号采集和任
器件可靠性测试；半
意线性波形生成
导体器件超短脉冲
③广受认可：被众多科研院所、芯片设
参数 测试；非易失性存储
半导体参数测试系统 计公司和代工厂、IDM 公司釆用，覆盖
化测 器测试；光电器件和
（FS-Pro） 国内外百余家客户
试 微电子机械系统测
③模块化架构：支持灵活、可扩展的测
试；二维材料器件测
试配置
试;金属材料测试;新
④简单易用：内置专业 LabExpress 测量
型先进材料与器件
控制分析软件，无需复杂编程步骤即可
测试;
实现数据测量设置、执行和数据分析
⑤源表：可用作 981X 系列内部 SMU 模
块，无缝集成到 9812X 噪声测试系统
①行业黄金标准：全球半导体行业低频
噪声测试“黄金标准”系统
②广泛采用：已被众多行业领先半导体
先进工艺质量/工艺
公司所采用的标准测试系统
评估和品质监控；低
③并行测试：经头部客户验证的高精度、
频噪声特性测试与
低频噪声测试系统 高测试吞吐率并行测试能力
噪声数据分析；半导
（9812DX） ④宽量程：晶圆级高精度和测试带宽，
体器件 SPICE 模型
噪声 宽电压、宽电流、宽阻抗测量范围
库开发；高端集成电
测试 ⑤系统架构：系统体系架构经行业认可
路设计和验证
并不断完善，兼具高精度和可靠性
⑥覆盖广泛：同时覆盖从 10Ω 到 10MΩ
的高阻抗器件和低阻抗器件测试能力
①高分辨率：多组内建 LNA 放大器，支 先进电路设计工艺/
紧凑型低频噪声测试
持极宽的阻抗匹配范围 器件评估；技术开发
系统
②高速度：典型设备 1/f 噪声，60 秒/ 制程质量评估和监
（9812E）
偏置 控；半导体器件研究
③并行测试：与 FS-Pro 半导体参数测试 噪声特性表征；
系统搭配，提供一整套并行测试框架解 SPICE 模型提取噪声
决方案 特性表征
④高成本效益：品质卓越，性价比高
⑤宽电压电流输入：最大电压和最大电
流值分别为 50V 和 100mA
⑥全器件类型：MOSFET、SOI、FinFET、
TFT、HV/LDMOS、BJT/HBT、JFET、
二极管、电阻、封装集成电路
①开创性：首款商用级动态交流噪声测
试系统
②高精度：采用精密的系统设计，确保 工艺研究与开发；电
测试输出的准确性 路设计制程/器件评
动态交流噪声测试系 ③先进性：配备尖端技术和算法，支持 估；开关偏置条件下
统(9812AC） 系统处理各种应用 器件机理研究；交流
④易用：界面化控制软件，可轻松执行 RTN 特性表征和研
测试任务 究
⑤宽量程：晶圆级高精度和测试带宽，
宽电压、宽电流、宽阻抗测量范围
①高精度：最高 DC 电流精度：10pA；
系统噪声电流精度：<10-27A2/Hz
②高速度：典型噪声测试速度提高至一
个偏置条件仅需 20s 芯片制造工艺研发、
③应用广 泛： MOSFET, SOI, FinFET, 质量评估、品质监
先进低频噪声测试系 TFT, HV/LDMOS, BJT/HBT, JFET, 控；半导体器件
统 Diode, Resistor, Packaged IC 等器件 SPICE 模型开发；电
（9813DXC） ④并行测试：支持高精度、高测试吞吐 路设计性能优化；半
率并行测试 导体物理和材料研
⑤集成化架构：硬件架构硬件架构全新 究
升级，提升系统集成性
⑥易于操作：配置触摸屏，直观显示，
易于操作
④ 一站式工程服务
公司的一站式工程服务主要是利用自有的 EDA 工具和测试设备，基于自身服务于全球领先集
成电路设计和制造公司多年积累的经验和能力，为客户提供完整的 Design Enablement 服务和增值
的 EDA 解决方案。公司致力于打造业界领先的工程服务平台，十多年来持续为业界顶级客户提供
高品质的工程技术开发、咨询、人才培训等服务，并基于自有的世界一流的晶圆测试实验室和超
大规模 EDA 计算中心，为客户提供测试结构设计、晶圆级测试、SPICE 建模、PDK 开发、标准
单元库特性化及 IP 开发等一站式设计支持（Design Enablement）工程服务，并根据客户的应用提
供相应的 EDA 工具、设计流程和增值的 EDA 解决方案。
目前，公司已经打造出一支由数十名业界专家组成的工程服务团队，并为世界领先的芯片代
工厂和设计厂商长期持续提供工程服务，累计成功交付器件模型超过千套、积累了数万小时的晶
圆级器件测试经验，并提供覆盖各工艺节点的高品质 PDK 及 IP 开发服务。该等服务与公司其他
各类产品相互配合，可组成更为完善、附加值更高的解决方案，一方面充分发挥了其对公司 EDA
软件产品的引流效能，有效拓宽了公司 EDA 软件产品的销售渠道，加快了公司 EDA 软件产品的
客户推进和导入进展，从而为公司产品带来新的订单机会。另一方面，亦可促进客户对公司其他
产品更为高效的使用，从而进一步增加客户粘性，是公司与国际领先集成电路企业互动的重要窗
口。
公司一站式工程服务业务的快速提升为公司的 EDA 产品和解决方案的市场推广和客户导入提
供了广泛的客户基础和规模化使用的信心，并和公司的 EDA 产品销售及市场推广形成了高效的联
动，形成了较好的协同效应。
(二) 主要经营模式
公司的主要经营模式具体如下：
公司主要盈利模式包括：
（1）向客户授权 EDA 工具而获得软件授权相关收入。EDA 工具授权业务分为固定期限授权
和永久期限授权，公司的 EDA 工具授权业务以固定期限授权业务为主，且多为三年期期限授权。
公司对于固定期限授权的 EDA 工具，公司在授权期内持续对售出软件进行版本升级，并向客
户提供技术咨询。对于固定期限授权业务，公司在授权期内按照直线法确认收入。
对于永久授权的 EDA 工具，公司向客户提供售出版本软件的永久使用权，并提供一定期间内
的版本升级、技术咨询等后续服务，客户可在服务期满后单独购买后续服务。对于软件永久使用
权销售以时点法确认收入，对于期间内的版本升级和技术咨询等服务在约定的服务期限内按照直
线法确认收入。
（2）向客户销售半导体器件特性测试系统而获得产品销售收入。
（3）向客户提供一站式工程服务而获得服务收入。
公司采购的主要内容为网络基础设施（如网络带宽、服务器等）和各类硬件模块及相关配件
等。具体采购流程包括新建采购申请、技术评估、对比询价、金额审批、协议签署、需求部门验
收等。公司采购内容市场供应充足，供应商在具备可选性的同时保持相对稳定，能够满足公司的
特定要求，采购渠道通畅。
公司研发团队根据市场和客户需求确定产品和技术研发方向，设定目标并开展研发工作，具
体流程如下图：
（1）技术支持服务
公司设有专门的技术服务团队，在服务期内为客户提供技术支持服务，有效满足客户使用需
求，具体模式如下：
对于固定期限授权的 EDA 工具，公司在授权期内持续对售出软件进行版本升级，并向客户提
供技术咨询；对于永久授权的 EDA 工具，公司向客户提供售出版本软件的永久使用权，并提供一
定期间内的版本升级、技术咨询等后续服务，客户可在服务期满后单独购买后续服务。
对于半导体器件特性测试系统，公司提供一定期限内的软件版本升级、技术咨询等后续服务。
客户可在服务期满后单独购买后续服务。
（2）一站式工程服务
公司的一站式工程服务解决方案主要是利用自有的 EDA 工具和测试设备，基于自身为全球客
户服务且多年积累的经验和能力，为客户提供测试结构设计、晶圆级测试、SPICE 建模、PDK 开
发、标准单元库特性化及 IP 开发等一站式设计支持（Design Enablement）工程服务，并根据客户
的应用提供相应的 EDA 工具、设计流程和增值的 EDA 解决方案。
公司目前采取以直销为主、经销为辅的销售模式，不断加强自身销售网络建设，积极通过展
会、网络、行业媒体等渠道对公司及产品进行推广。对于北美、韩国、中国大陆等业务量较大的
地区，公司主要采取直销模式，对于日本等地区主要采取经销模式。在面向大学及专业研究机构
客户时，部分半导体器件特性测试系统的销售也会采取经销模式。
公司采取直销模式的地区多为客户资源多、市场需求大、业务基础较好的区域。该等区域内
通常国际领先集成电路企业较为集中，为更好地服务客户，及时响应客户需求，公司通常配置本
地化的销售和技术支持团队。基于投入产出比的考虑，公司在日本等地区，通过经销商的市场和
销售渠道进行推广和销售。
公司硬件产品低频噪声测试仪器系列产品以及半导体参数测试仪器（FS-Pro）生产过程系通
过对采购的标准化模块以及机箱组件进行简单装配并嵌入自主研发的软件产品并进行一系列功能
检测、软硬件适配集成和调试校准。对于部分供货周期较长的供应商，公司通常根据销售预计情
况提前安排采购，其余原材料在获取客户订单后开始安排采购，原材料齐备后通过简单装配并嵌
入软件产品，并将其适配集成，调试至可使用状态。
未来变化趋势
公司的主要收入来源于 EDA 软件授权，该等授权模式是国际 EDA 行业通行的经营模式。报
告期内，公司经营模式及关键影响因素均未发生重大变化，在可预见的未来预计也不会发生重大
变化。公司将围绕既定的战略布局，持续进行技术创新和积累，密切关注行业发展和变化，与客
户和合作伙伴共同探讨行业新的技术趋势，不断对前沿技术进行探索和实践，并根据实际需要适
当调整和优化现有经营模式。
(三) 所处行业情况
（1）行业发展阶段及技术发展思路
公司属于 EDA 行业，EDA 行业属于集成电路设计行业，为新一代信息技术领域。根据中国
证监会《上市公司行业分类指引》
（2012 年修订），公司属于“信息传输、软件和信息技术服务业”
中的“软件和信息技术服务业”，行业代码“I65”；根据《国民经济行业分类》（GB/T 4754-2017）
，
公司隶属于“软件和信息技术服务业”下的“集成电路设计”（行业代码：I6520）
。
随着集成电路行业的技术迭代，先进工艺的复杂程度不断提高，下游集成电路企业设计和制
造高端芯片的成本和风险急剧上升。在此背景下，EDA 工具作为集成电路设计与制造环节必不可
少的支撑工具，用户对其重视程度与日俱增，依赖性也随之增强。进入二十一世纪后，EDA 工具
快速发展，并已贯穿集成电路设计、制造、封装和测试的全部环节。
集成电路行业的快速迭代，
众多新兴应用场景的不断出现和系统复杂性的提升对 EDA 工具产
生新的需求。EDA 行业作为集成电路行业的重要支撑，处在集成电路行业的最前端。经过几十年
的技术积累和发展，EDA 工具已基本覆盖了集成电路设计与制造的全流程，具备的功能十分全面，
涉及的技术领域极广。受益于先进工艺的技术迭代和众多下游领域需求的强劲驱动力，全球 EDA
市场规模呈现稳定上升趋势。EDA 行业占整个集成电路行业市场规模的比例虽然相对较小，但其
作为撬动整个集成电路行业的杠杆，以一百亿美元左右的全球市场规模，支撑和影响着数千亿美
元的集成电路行业。
面对当今摩尔定律的困境和集成电路行业的发展特点，全球主流 EDA 技术发展有两种思路：
一是持续和领先集成电路企业合作，坚定的推动工艺节点向前演进和支持不同工艺平台的创新应
用；二是不断挖掘现有工艺节点的潜能，持续进行流程创新，缩短产品上市时间，提升产品竞争
力。
① 与全球领先集成电路企业合作，推动工艺节点向前演进
集成电路制造行业经历了数十年的快速发展，先进光刻与刻蚀技术等集成电路制造所需的专
用技术不断突破，半导体器件也朝着 7nm、5nm、3nm 等先进工艺节点不断演进，晶体管尺寸在
不断逼近物理极限。根据摩尔定律，约每 18 个月工艺就进行一次迭代。目前业界普遍认为集成电
路行业已经进入到后摩尔时代。后摩尔时代先进工艺技术继续突破的难度激增、设计和制造复杂
度和风险的大幅提升均对 EDA 公司提出了新的挑战和要求，每一代先进工艺节点的突破，均需由
工艺水平最先进的晶圆厂、顶尖 EDA 团队和设计经验丰富的集成电路设计企业三方协力共同推
进，才有可能尽早实现。根据 Yole 报告，最终能够成功突破 20nm、14nm、7nm 等工艺节点并且
持续向 5nm、3nm 等更先进工艺研发的晶圆厂数量越来越少，能够与台积电、三星电子、英特尔、
中芯国际等全球领先企业合作，
坚持开发先进工艺节点的 EDA 团队和集成电路设计企业数量也寥
寥无几。
根据 IEEE 发布的国际器件与设备路线图（IRDS）
，摩尔定律发展到 5nm 及以下工艺节点的
时候，继续按照传统工艺缩小晶体管的尺寸会变得极为困难。未来先进工艺节点的演进将遵循三
个方向进行，分别为延续摩尔定律（More Moore）
、超越摩尔定律（More than Moore）和新型器
件（Beyond CMOS）
。为配合上述技术发展趋势，EDA 行业需要同步发展和突破能支撑更先进工
艺节点、更复杂的设计和制造及更多样化的设计应用的 EDA 工具和流程，EDA 工具自身也需要
不断的提高速度、精度、可靠性等技术指标，并利用新型计算、人工智能、云计算等先进技术等
进行赋能，综合提高自动化程度和工作效率。
② 不断挖掘工艺潜能，持续进行流程创新
先进工艺节点的开发需要较长时间且难度较高，晶圆厂为加快工艺节点的开发速度，需要与
集成电路设计企业更紧密地协同，实现更快速的工艺开发和芯片设计过程迭代；集成电路设计企
业需要更早地介入到工艺平台开发阶段中，协助晶圆厂对器件设计和工艺平台开发进行有针对性
的调整和优化。类似 DTCO 的理念已在国际领先的 IDM 厂商内部进行了多年的实践，能够帮助
其在相同工艺节点下达到更高的芯片性能和良率，从而极大地增强盈利能力，成为提高市场竞争
力的核心因素。
同时，随着集成电路行业进入到后摩尔时代，各类终端应用如 5G、人工智能、自动驾驶等推
动了芯片及系统设计的复杂性和多样性。为满足这个趋势的需求，EDA 在往系统设计自动（SDA）
的道路上发展，先进封装成为高性能计算、人工智能等大算力应用的关键手段，从芯片级到封装
级到系统级设计的设计使得 EDA 的工具和流程更加复杂，电路-封装-系统的协同设计方法学成为
提升最终产品竞争力的关键，考虑电磁、应力、热等的多物理仿真成为分析和优化的必备引擎，
由 DTCO 延展而来的 STCO（系统-工艺协同优化）可以帮助芯片或系统在相同的工艺节点下达到
更好的系统性能，加速产品开发，提升芯片和系统的市场竞争力。
（2）行业基本特点及主要技术门槛
① 人才储备壁垒高，培养周期长
EDA 行业是典型的技术驱动型产业，企业的人才储备决定其是否能够在行业中立足，而由于
EDA 行业的多学科交叉与下游产业链密切协同等特性，相比其他行业，EDA 领域对人才的综合
能力、学历要求更高以及需要更长的人才培养周期。
首先，EDA 属于典型的多学科交叉领域，对人才综合能力要求高。EDA 算法的起点和终点
是半导体工艺等物理问题，解决工具的开发是数学问题，应用对象是芯片设计实现的具体问题，
因此 EDA 学科的师资和课程设置需要数学、电子、计算机、材料、软件和物理等多个学科联合共
建。面对 EDA 交叉学科的特性，从事 EDA 工具开发需要工程师同时理解数学、芯片设计、半导
体器件和工艺，对综合技能的要求很高。其次，EDA 人才培养周期长。正是由于 EDA 的典型多
学科交叉特性，且工具开发与制造、设计等产业链环节协同推进所形成的行业壁垒，导致培养一
名 EDA 研发人才，从高校课题研究到真正从业实践的全过程往往需要 8-10 年左右的时间。再者，
行业领先企业人才聚集能力更强。在人才集聚与人才培养方面，行业内领先企业具备更高的知名
度与更加完善的技术培训体系，对人才的吸引力更强，同时其拥有的经验丰富、实力雄厚的研发
队伍，以及在产业上的领先地位，可进一步为其雇员的职业发展提供良好路径，为持续吸引人才
带来优势。因此，行业大部分尖端人才集中在领先企业，新进入企业很难形成强劲的人才吸引力
与完善的人才培养机制，从而，行业领先企业和新进入企业之间的人才差距将不断扩大，形成显
著的人才壁垒。
② 技术壁垒高，需长期研发投入
首先，EDA 行业细分庞杂且与工业应用高度结合。EDA 是算法密集型的大型工业软件系统，
有着极其庞杂的分类，并强烈依附于细分工业领域。EDA 是涵盖多种“点工具”的软件工具集群，
其开发需要计算机、数学、物理、电子电路与工艺等多种学科和专业的复合型人才，经过长期的
技术积累，通过产业中繁杂的应用问题推动算法与解决方案不断推陈出新、升级和演进。其次，
EDA 为高度技术密集型行业，头部企业技术积累深厚。仅以数字芯片设计的 EDA 工具为例，在
芯片的前端设计中，就涉及到超过二十种点工具。随着集成电路制造工艺进入 7nm 以下，芯片中
标准单元数量已经达到亿数量级，EDA 算法已经成为数据密集型计算的典型代表，需要强大的数
学基础理论支撑。这种基础技术的不断突破和持续应用，需要通过较长时间的技术研发和专利积
累才能逐步实现。即使目前优势企业已经占据绝对垄断地位，但仍在不断加大对基础研究和前沿
技术研究的力度。EDA 工具是一个多工具组成的软件集群，在完整可用的全流程工具链上需要长
期的技术经验积累、数学优化。EDA 领军企业长期高强度产业化投入成为保持长久竞争力的关键，
而高强度、长周期的研发投入使其形成了极高的行业竞业壁垒，新入局者很难在短期内完成。
③ 需上下游协同发展
EDA 技术商业销售依托于制造、设计、EDA 行业三方所形成的生态圈，需要产业链上下游
的全力支持。
首先，国际 EDA 领域的领先企业与全球领先的制造企业和设计企业有着长期合作基础。EDA
公司借助制造企业积累的大量测试数据探索物理效应和工艺实施细节的准确和高精度模型化，设
计公司和制造公司将基于此模型和工具进行芯片设计与试产，并通过实际设计与制造过程不断发
现和排除模型和工具在新工艺节点的各种问题，以达到优化升级相关模型和 EDA 工具的目的。由
于集成电路制造和设计企业与 EDA 企业的合作精力有限，对规模较小、成立时间较短的 EDA 企
业很难提供相应合作资源。这意味着市场尾部的 EDA 企业很难获得生产线的最新工艺数据参数，
在与工艺紧密相关的工具领域无法进行技术布局，从而束缚了其业务的发展与完善。因此集成电
路制造与设计企业一旦与 EDA 工具供应商形成稳定的合作关系，不会轻易更换供应商，对合作供
应商的粘性较强，从而进一步提高了 EDA 行业的壁垒。其次，新一代工艺节点的 EDA 工开方面，
国际领先企业更具优势。EDA 软件需要基于工艺参数更新而更新，当 Foundry 工厂开发新工艺，
EDA 企业就需要获得制造企业新工艺的 PDK 工具包，基于 PDK 工具包开发新版本软件。摩尔定
律下的任何一代最先进工艺节点，都是由拥有最先进工艺制造条件的晶圆厂、顶尖 EDA 团队和设
计经验丰富的 Fabless 公司三者通力合作推进。因此，在长期的上下游合作中，领先的 EDA 企业
获得了更多的便利条件，使其 EDA 工具工艺库信息不断完善，并能随先进工艺演进不断迭代，进
一步巩固了竞争优势，在不断合作的过程中也增加了他们的合作基础与粘性。再者，领先 EDA
企业通过和 IP 厂商、制造企业形成互相嵌合的生态网。新 EDA、新 IP 和新工艺三者相促进、互
为一体、滚动发展，进一步杜绝了后来者赶超的可能性。
④ 行业并购频繁
EDA 在整个半导体行业中，是一个市场规模较小，但技术流程很长的产业，需要种类繁多的
软硬件工具相互配合形成工具链。以三巨头之一的 Synopsys 为例，其完整覆盖芯片全设计流程的
工具就有几百种。很难有企业能够通过内部不断研发出几百种点工具，即使有持续研发的经费，
由于产业的快速发展，其产品研发速度也很难能跟上摩尔定律。因此，EDA 企业需要通过并购已
经被市场证明成功的产品及其企业，进行技术整合，将并购作为内部研发的有效补充，通过不断
地行业并购、兼并来提升竞争力，逐渐发展为龙头企业。回顾 EDA 三巨头的发展史，同时也是频
繁的并购史。在过去的 30 多年中，发生的 EDA 行业并购案近 300 次。以 Cadence 为例，其自身
就是在 1988 年由 ECAD Systems 和 SDA Systems 两个公司合并而成，合并使两家公司均摆脱了
EDA 创业公司的束缚，开始了其产业壮大之路。
综上，随着全球集成电路行业的发展，EDA 产品在早期积累的基础上进一步发展和演进，逐
渐形成以部分关键工具为主、大量其他工具为辅的设计和制造流程，EDA 工具的数量越来越多，
形成了一个高度细分、数量繁多的 EDA 工具集。EDA 工具集复杂程度不断提升，开发难度和市
场门槛也越来越高。
由于 EDA 工具在集成电路行业中所起的关键作用，且 EDA 行业具有产品验证难、市场门槛
高的特点，尤其对于国际知名客户，其对新企业、新产品的验证和认可门槛较高。因此，EDA 行
业研发成果要转化为受到国际主流市场认可的产品，不仅需要持续大量的研发投入以形成在技术
上达到先进水平的产品，还需要具备较强的品牌影响力、渠道能力、快速迭代能力等。
基于 EDA 行业的特点，衡量公司产品或服务市场地位、技术水平及特点的主要标准为国际市
场和全球领先集成电路企业认可和量产采用情况。
（1）公司产品或服务的市场地位
基于国际 EDA 巨头的核心优势产品及全流程覆盖的发展经验及成果，在全球范围内 EDA 公
司存在两种不同的发展特点：优先重点突破关键环节核心 EDA 工具，在其多个核心优势产品得到
国际领先客户验证并形成国际领先地位后，针对特定设计应用领域推出具有国际市场竞争力的关
键流程解决方案；或优先重点突破部分设计应用形成全流程解决方案，然后逐步提升全流程解决
方案中各关键环节核心 EDA 工具的国际市场竞争力。
公司较早地进行了 DTCO 方法学探索和实践，聚焦于 EDA 流程创新，择其关键环节进行逐
个突破，先后成功拥有了具有国际市场竞争力的器件建模及验证 EDA 工具和电路仿真及验证 EDA
工具。公司器件建模及验证 EDA 工具已经取得较高市场地位，被全球大部分领先的晶圆厂所采用
和验证，主要客户包括台积电、三星电子、联电、格芯、中芯国际等全球前十大晶圆厂；电路仿
真和验证 EDA 工具已经进入全球领先集成电路企业，主要客户包括三星电子、SK 海力士等，具
备在关键细分领域国际领先的市场地位。
市场深耕多年的电路仿真器 NanoSpice 系列，为用户提供一个灵活、可扩展的存储和模拟/混合信
号 IC 的全定制电路设计平台，标志着公司以 DTCO 理念创新打造应用驱动的 EDA 全流程的战略
取得阶段性成果。自此，公司以 981X 系列和 FS-Pro 半导体参数测试系统为 EDA 软件提供基础
数据为驱动，不仅拥有具备国际市场竞争力的器件建模及验证 EDA 工具和电路仿真及验证 EDA
工具作为核心，还发布了针对各类泛模拟类电路设计的全流程 EDA 产品 NanoDesigner，获得客
户认可采购，并朝着持续打造以 DTCO 为核心驱动力的针对工艺开发和制造的制造类 EDA 全流
程，不断完善及提升模拟设计类全流程，逐步建立数字设计类全流程解决方案的目标努力。公司
对国内 EDA 的发展有独到的认识和超前的战略规划，拥有具备国际市场竞争力的领先核心技术，
具备一个高科技硬核企业发展的所有关键要素，市场地位将持续显著提升。
（2）公司技术水平及特点
自成立之初，公司即围绕集成电路行业工艺与设计协同优化（DTCO）进行技术和产品的战
略布局，推动先进工艺节点的加速开发和成熟工艺节点的潜能挖掘。十余年来，公司一直坚持以
前瞻性的战略定位和布局为指导，以市场竞争力为导向，持续进行技术开拓创新和产品研发升级，
目前已成长为全球知名的 EDA 企业，其创新的 EDA 方法学、专业的产品和服务价值得到了行业
的高度认可。概伦电子的 DTCO 理念涉及工艺开发、建模建库、IP/电路设计、仿真验证、性能/
良率优化和芯片制造等多个环节，包含的多种优化引擎其目标是让工艺、器件、电路协同优化，
对于半导体器件 SPICE 模型、PDK 工艺设计包和标准单元库这些 Design Enablement 底层支撑单
元的快速开发技术是概伦电子围绕集成电路行业 DTCO 理念进行技术和产品布局一大特点。
目前，公司器件建模及验证 EDA 工具在国际市场具有技术领先性，产品具有国际市场长期广
泛认可的精准度和可靠性，能够支持 7nm/5nm/3nm 等先进工艺节点和 FinFET、FD-SOI 等各类半
导体工艺路线。该等工具生成的器件模型通过上述国际领先的晶圆厂提供给其全球范围内的集成
电路设计方客户使用，其全面性、精度和质量已得到业界的长期验证和广泛认可。公司电路仿真
及验证 EDA 工具拥有技术领先性和国际竞争力，产品针对特定的芯片设计领域具有较好的仿真精
度和可靠性、较高的仿真速度和效率，能够支持 7nm/5nm/3nm 等先进工艺节点和 FinFET、FD-SOI
等各类半导体工艺路线，对数字、模拟、存储器等各类集成电路进行晶体管级的高精度快速电路
仿真，并在国际及国内市场大规模及超大规模存储器电路的仿真市场有一定的市场份额，已被国
际领先的半导体厂商大规模采用。
（3）公司取得的科技成果与产业深度融合的具体情况
十余年来，公司一直坚持以前瞻性的战略定位和布局为指导，以市场竞争力为导向，持续进
行技术开拓创新和产品研发升级，已完成从技术到产品的成功转化，目前已成长为全球知名的
EDA 企业。截至报告期末，公司围绕核心技术，已在全球范围内拥有发明专利 29 项、软件著作
权 71 项，并储备了丰富的技术秘密。
公司在集成电路设计和制造两个环节中起到纽带和桥梁的作用，推动集成电路设计和制造的
深度联动，加快工艺开发和芯片设计进程，提高集成电路产品的良率和性能，增强集成电路产品
的市场竞争力，实现了科技成果与集成电路行业的深度融合。
公司主要客户遍及全球领先的晶圆代工厂、存储器厂商和国内外知名集成电路企业。公司主
要产品和服务在上述企业设计和制造的过程中使用，其设计或制造出的集成电路产品被广泛应用
于数据处理、汽车电子、消费电子、物联网、工业、计算机及周边等产业中，实现科技成果与广
泛下游终端应用的深度融合。
（1）新技术、新产业、新业态、新模式的发展情况
① 摩尔定律经济效益放缓，技术衍生发展对 EDA 行业提出新要求
自 1965 年计算机工程先驱戈登．摩尔（Gordon Moore）提出至今，伴随着半导体产业走过了
半个多世纪的“摩尔定律”出现放缓的趋势。在集成电路早期发展中，技术进步的主要驱动力是依
靠尺寸微缩，在尺寸微缩占主导的时代，一代技术甚至可以为计算机带来 50%以上性能的提升，
大大促进个人电脑和服务器的发展。而随着制程工艺的推进，芯片行业也随之进入了一个不确定
的时代，单位数量的晶体管成本的下降幅度在急剧降低，芯片制造成本与研发投入却大大增加。
目前，5nm 芯片的研发费用已经超过 5 亿美元 ，3nm 的研发费用预期将超过 15 亿美元。且根据
SIA 及 IEEE 报告，随着工艺节点不断演进，现有技术瓶颈的制约正在加强，工艺的迭代速度已经
有所放缓，自 2015 年起工艺迭代(11/10nm)速度已经下降为 24 个月。未来该趋势将进一步持续，
预计 2022 年起工艺迭代(3nm)速度将下降为 30 个月，目前业界普遍认为集成电路行业已经进入后
摩尔时代。
从后摩尔时代创新的方式看，市场目前探讨的方向则主要围绕新封装、新材料和新架构三方
面展开。就新封装领域举例，3D 封装、SiP（System In a Package，系统级封装）已实现规模商用，
以 SiP 等先进封装为基础的 Chiplet 模式未来市场规模有望快速增长，目前台积电、AMD、Intel
等厂商已纷纷推出基于 Chiplet 的解决方案，市场普遍认为 Chiplet 模式兼具设计弹性、成本节省、
加速上市等优势，在目前产业链上下游企业的共同推进下，Chiplet 已经加速进入商业应用，这对
EDA 工具的开发提出了新要求，通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和
功能。
② 中国集成电路行业面临不断变化的国际形势，产业链需要更紧密的协同合作
集成电路产业是支撑经济社会发展的战略性、基础性、先导性产业，也是引领新一轮科技革
命和产业变革的关键力量。集成电路产品涉及集成电路设计、加工制造、测试封装等一系列复杂
的环节与步骤。经过多年的合作与发展，集成电路产业已形成上下游协同、联合创新的完整产业
链，有密不可分的全球化高效分工协作体系。而近年来，国际环境发生着深刻复杂的变化，全球
化分工进程放缓，供应链出现收缩、产业布局加快重构。全球集成电路行业受其影响，产业链上
下游开始重新评估发展区域化布局的必要性和可行性。
面对上述新的国际形势，中国集成电路产业仍存在核心基础技术发展水平有限、自主供给能
力严重不足等情形，需增强产业链上下游之间的紧密协同合作，打造完善且强大的自主产业链。
EDA 行业作为集成电路设计和制造的纽带和桥梁，需要为设计和制造流程的优化提供有力支撑。
设计-工艺协同优化（DTCO）的方法学可能成为我国集成电路行业优化成熟工艺节点下的产品竞
争力、降低先进工艺开发成本并缩短工艺开发周期的优选方案。在全球范围内，该方法学也得到
了领先 EDA 公司的认可，以新思科技、铿腾电子为代表的 EDA 公司与其关键合作伙伴在部分应
用领域进行了尝试，并且各自推出了基于 DTCO 方法学的 EDA 流程和解决方案。
（2）中国 EDA 行业市场发展情况及未来趋势
① 与国际领先企业差距较大，需全面激发巨大国产替代潜力
中国 EDA 行业起步较早，1986 年即开始研发我国自有 EDA 系统（即熊猫系统），但由于行
业生态环境的发展和支撑相对滞后，技术研发优化和产品验证迭代相对缓慢，目前整体行业技术
水平与国际 EDA 巨头存在很大差距，自给率很低。
近年来，随着国家和市场对国产 EDA 行业的重视程度不断增加，上下游协同显著增强，国内
EDA 企业在产业政策、产业环境、投资支持、行业需求、人才回流等各方面利好影响下逐渐兴起。
在国际贸易摩擦影响，特别是 2022 年行业发生的一系列相关事件影响下，业界对我国 EDA 行业
发展的急迫性和必要性的认知程度显著提高。国内集成电路企业出于安全性和可持续性等因素考
虑开始接受或加大采购具有国际市场竞争力的国产 EDA 工具，这也为国内 EDA 企业的良性发展
提供了更多机会。
中国作为全球规模最大、增速最快的集成电路市场，国产 EDA 有着巨大的发展空间和市场潜
力。随着中国集成电路产业的快速发展，中国的集成电路设计企业数量快速增加，EDA 工具作为
集成电路设计的基础工具，也将受益于高度活跃的下游市场，不断扩大市场规模。根据中国半导
体行业协会数据，在集成电路产业稳定向好、设计环节较快增长的发展态势下，叠加 EDA 软件重
要性凸显，占集成电路规模比重提升，中国 EDA 市场规模保持稳定上涨态势，预计 2020 年至 2025
年的复合增长率将达到 14.7%，到 2025 年中国 EDA 软件行业市场规模将达到 184.9 亿元。我们
认为，随着我国集成电路产业自主可控发展对 EDA 软件生产力需求，以及市场对知识产权的重视
程度提升，国内集成电路对 EDA 正版软件的支持力度将不断改善，同时，随着我国集成电路行业
的整体水平提升，对 EDA 的要求和投入必将快速增加，中国 EDA 软件行业市场规模也将随之扩
大。
② 本土 EDA 企业数量快速增加，行业“携手突围”的并购整合窗口打开
EDA 在整个半导体行业中，是一个市场规模不大，但技术流程很长的产业，需要种类繁多的
软硬件工具相互配合形成工具链，基于产业特点，EDA 企业要凭一己之力来完成全流程覆盖的难
度非常巨大，EDA 初创企业往往通过研发具有特定领域竞争力的点工具进入细分市场，国际三巨
头则依托自身的强技术和客户壁垒站稳脚跟，并根据自身的发展定位经历了大规模的收、并购之
路。而国内 EDA 产业因为行业生态环境的发展和支撑相对滞后，还处于发展早期阶段，这也导致
了目前 EDA 创业企业数量繁多、竞争格局分散的局面。过去一段时间，本土 EDA 初创企业跑步
进场的速度超出预计，目前已发展至近百家企业规模。活跃的 EDA 一级市场为中国 EDA 产业提
供了发展土壤，既反映了国产 EDA 软件的高关注度，也为本土 EDA 企业之间的整合联动创造了
机遇窗口。2022 年，国内多家 EDA 企业先后宣布收购计划，以实现公司现有产品与标的公司产
品技术的互补协同，扩大产品版图，增强技术实力。
从国际上 EDA 巨头企业的发展历程来看，并购是其完善技术和占领市场的重要一环，且一直
贯穿于经营发展的全周期。当前国内 EDA 领域的发展处于早期阶段，行业人才储备、技术演进和
产业上下游的协同合作尚在前期蓄力积累阶段，EDA 企业数量快速增加，行业的横向并购整合可
能会更加活跃，有足够技术实力、能实现产品落地、能做产业生态并有强大整合能力的公司也会
加速做大做强的发展进程，通过资源集中、人才集中、资本集中，从而真正实现由点到面的突破，
成为具有全球竞争力的行业领军企业。2022 年下半年，随着全球集成电路行业出现产能和库存过
剩等趋势，行业下行的趋势必将驱动资本市场更为理性看待对 EDA 行业的发展机遇，从而加速推
动国内 EDA 市场的整合及快速发展。
（3）中国 EDA 技术发展状况及未来趋势
目前，我国集成电路在先进工艺节点的技术发展上，较国际最先进水平仍有较大差距，先进
设备等关键生产元素的获取也受到了一定限制，大多数高端集成电路产品仅能依靠国际领先的代
工厂完成制造。
面对上述现状和国际领先 EDA 公司的市场化竞争，在有限的时间、资金、人才和资源的背景
下，结合 EDA 行业的发展规律，我国 EDA 行业可以沿两种技术发展趋势进行发展：全面发展全
流程覆盖的点工具，形成全流程后进行核心技术的突破和整体竞争力的提升；或优先突破关键环
节的核心 EDA 工具，力争形成国际影响力和市场竞争力，在关键环节打破国际 EDA 巨头的垄断，
然后针对特定应用打造全流程。
① 首先实现全流程工具覆盖,然后提升竞争力
在国际贸易摩擦影响，特别是 2020 年行业发生的一系列相关事件影响下，各界对我国 EDA
行业发展的急迫性和必要性的认知程度显著提高。国家及各省市以政策为引导、以市场应用为牵
引，加大对国产集成电路和软件创新产品的支持力度，培育全流程电子设计自动化（EDA）平台，
优化国产 EDA 产业发展生态环境，带动我国集成电路技术和产业不断升级。
实现 EDA 的全流程覆盖对于我国集成电路国产替代的进程和自主、可控发展具有战略性意
义。但 EDA 行业是技术高度密集的行业，工具种类较多、细分程度较高、流程复杂，实现全流程
覆盖所需研发和储备的 EDA 工具数量较多。同时各 EDA 工具研发难度大，市场准入门槛高且验
证周期长，在资金规模、人才储备、技术与客户验证等行业壁垒下，面对国际 EDA 巨头超过 30
年的发展历史和长期以来各自年均十亿美元左右的研发投入与数千人的研发团队的不断研发创新
和生态壁垒，在较短时间内只能首先针对中低端的部分芯片设计形成全流程覆盖，然后通过长时
间的持续投入和市场引导逐渐形成市场竞争力。
② 首先突破关键环节的核心 EDA 工具,然后打造应用驱动的全流程
中央全面深化改革委员会第十八次会议提出，加快攻克重要领域“卡脖子”技术，有效突破
产业瓶颈，牢牢把握创新发展主动权。集中资源配置，突破 EDA 核心关键技术，研发具有国际市
场竞争力的 EDA 工具，打破国际 EDA 巨头核心优势产品的高度市场垄断，对于提高国产 EDA
乃至国产集成电路行业在全球市场的话语权具有较高的战略价值。
重点突破关键环节的核心 EDA 工具可以使得企业能够集中优势研发资源，加速产品的验证、
量产采用和迭代，有效提升产品在全球市场化竞争中的地位与份额。但由于国际 EDA 巨头所构建
的较高生态壁垒及全流程覆盖的高度垄断，难以在短时间内形成丰富的产品线，导致企业总体规
模相对较小。这种发展特点与目前全球前五大 EDA 公司的发展历程相符，企业在关键环节形成国
际市场竞争力后持续进行研发投入和收购兼并，以点带面地建立针对特定应用的 EDA 全流程解决
方案，确保市场竞争力并可逐步扩大应用领域,提升市场份额，从而不断缩小与国际领先 EDA 公
司的差距。
单位：元 币种：人民币
本年比上年
增减(%)
总资产 2,500,976,632.17 2,341,815,643.10 6.80 1,084,140,473.18
归属于上市公
司股东的净资 2,150,226,195.55 2,111,085,943.87 1.85 969,119,901.48
产
营业收入 278,549,701.39 193,868,563.04 43.68 137,483,160.37
归属于上市公
司股东的净利 44,886,067.47 28,604,631.02 56.92 29,012,919.61
润
归属于上市公
司股东的扣除
非经常性损益
的净利润
经营活动产生
的现金流量净 70,315,054.31 56,472,485.69 24.51 81,464,706.86
额
加权平均净资 减少0.80个百分
产收益率（%） 点
基本每股收益
（元／股）
稀释每股收益
（元／股）
研发投入占营
增加9.22个百分
业收入的比例 50.21 40.99 38.91
点
（%）
单位：元 币种：人民币
第一季度 第二季度 第三季度 第四季度
（1-3 月份） （4-6 月份） （7-9 月份） （10-12 月份）
营业收入 39,382,371.30 70,403,912.68 60,924,325.27 107,839,092.14
归属于上市公司股东的净
利润
归属于上市公司股东的扣
除非经常性损益后的净利 1,490,449.56 15,654,351.41 7,107,979.88 7,822,694.27
润
经营活动产生的现金流量
-4,799,855.06 19,053,067.84 28,622,200.94 27,439,640.59
净额
季度数据与已披露定期报告数据差异说明
□适用 √不适用
名股东情况
单位: 股
截至报告期末普通股股东总数(户) 10,170
年度报告披露日前上一月末的普通股股
东总数(户)
截至报告期末表决权恢复的优先股股东
总数（户）
年度报告披露日前上一月末表决权恢复
的优先股股东总数（户）
截至报告期末持有特别表决权股份的股
东总数（户）
年度报告披露日前上一月末持有特别表
决权股份的股东总数（户）
前十名股东持股情况
质押、标记或
包含转融 冻结情况
持有有限
股东名称 报告期内 期末持股 比例 通借出股 股东
售条件股
（全称） 增减 数量 (%) 份的限售 性质
份数量 股份
股份数量 数量
状态
境外
KLProTech 0 91,637,109 21.12 91,637,109 91,637,109 无 0
法人
LIU 境外
ZHIHONG 0 70,055,723 16.15 70,055,723 70,055,723 无 0 自然
（刘志宏） 人
金秋投资 0 33,588,352 7.74 0 0 无 0 其他
共青城明伦 0 30,846,366 7.11 30,846,366 30,846,366 无 0 其他
共青城峰伦 0 24,211,288 5.58 24,211,288 24,211,288 无 0 其他
共青城伟伦 0 21,667,044 4.99 21,667,044 21,667,044 无 0 其他
境内
非国
英特尔 0 20,979,228 4.84 0 0 无 0
有法
人
衡琛投资 0 16,035,453 3.70 0 0 无 0 其他
博达投资 0 14,606,808 3.37 0 0 无 0 其他
嘉橙投资 0 10,773,624 2.48 0 0 无 0 其他
上述股东关联关系或一致行动的说明 上述股东中，LIU ZHIHONG（刘志宏）与共青城峰
伦及 KLProTech 签署了《一致行动协议》，为一致行
动人；金秋投资与嘉橙投资均为由公司董事陈晓飞
实际控制的主体。
表决权恢复的优先股股东及持股数量的说 不适用
明
存托凭证持有人情况
□适用 √不适用
截至报告期末表决权数量前十名股东情况表
□适用 √不适用
√适用 □不适用
√适用 □不适用
□适用 √不适用
□适用 √不适用
第三节 重要事项
公司经营情况有重大影响和预计未来会有重大影响的事项。
报告期内，公司实现营业收入 27,854.97 万元,同比增加 43.68%；实现归属于母公司股东的净
利润 4,488.61 万元，同比增加 56.92%；实现归属于母公司所有者的扣除非经常性损益的净利润
止上市情形的原因。
□适用 √不适用
首页
微信公众号
证券之星APP
